习题答案数字电路与系统设计 (5).docx
FILENAME第4章习题答案
第PAGE3页共NUMPAGES7页
4.1基本SRFF的逻辑符号与输入波形如题4.1图所示。试画出Q、Q端的波形。
4.2在题4.2图（a）所示电路中，当拨动开关SW时，由于开关触点接触瞬间发生电压变化，故uA和uB的波形如题4.2图（b）所示，试画出Q和端的波形。
4.3对于题4.3图中电路，试导出其特征方程并说明对A、B的取值有无约束条件。
解：(1)列真值表如下(2)求特征方程
对A
对A、B的取值无约束条件。
4.4试写出题4.4图中触发器电路的特征方程。
CP=0
CP=0时，Qn+1=Qn
4.5试写出题4.5图中各触发器的次态方程。
4.6维阻D触发器的CP和D信号如题4.6图所示，设触发器Q端初态为0，试画Q端波形。
解：
4.7维阻D触发器构成的电路如题4.7图所示，试画Q端波形。
解：特征方程为：，Q端波形如图所示。
4.8画出题4.8图中Q端的波形。设Q的初态为0。
解：特征方程为：，Q端波形如图所示。
4.9画出题4.9图中电路Q端的波形。设Q的初态为0。
解：特征方程为：而且，Q端波形如图所示。
4.10画出题4.10图中电路Q1和Q2端的波形。
解：
4.11画出题4.11图中电路Q1和Q2端的波形。
解：
4.12画出题4.12图中电路Q和Z端的波形。设Q的初态为0。
解:
Z=A·Qn
4.13画出题4.13图中电路Q端的波形。
解：
4.14画出题4.14图中电路QA和QB端的波形。
解：
4.15画出题4.15图中电路Q端的波形。设Q的初态为0。
解：
4.16画出题4.16图中电路Q1和Q2的波形。设Q1和Q2的初态为1。
解：
4.17画出题4.17图中电路Q1和Q2端的波形。
4.18画出题4.14图中电路Q1和Q2端的波形（设Q1和Q2的初态为0），并说明Q1和Q2对于CP2各为多少分频。
解：
4.19已知电路如题4.19图中所示，试画出Q端的波形。设Q的初态为0。
解：
4.20已知输入uI、输出uO波形分别如题4.20图所示，试用两个D触发器将该输入波形uI转换成输出波形uO。
解：
4.21用VHDL代码描述带有高电平有效复位端（Reset）的下降沿触发的DFF。
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYDFF_AsyncResetIS
PORT(
clk:INSTD_LOGIC;--时钟输入
Reset:INSTD_LOGIC;--高电平有效异步复位
D:INSTD_LOGIC;--数据输入
Q:OUTSTD_LOGIC--数据输出
);
ENDDFF_AsyncReset;
ARCHITECTUREBehavioralofDFF_AsyncResetIS
BEGIN
PROCESS(clk,Reset)--敏感信号列表包含时钟和复位信号
BEGIN
IFReset=1THEN--高电平复位有效
Q=0;--复位时输出置零
ELSIFFALLING_EDGE(clk)THEN--检测时钟下降沿
Q=D;--在下降沿捕获输入数据
ENDIF;
ENDPROCESS;
ENDBehavioral;
4.22用VHDL代码描述带有高电平有效复位端（Reset）的上升沿触发的JKFF。
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
ENTITYJKFF_AsyncResetIS
PORT(
J,K:INSTD_LOGIC;--JK输入
clk:INSTD_LOGIC;--时钟输入
Reset:INSTD_LOGIC;--高电平有效异步复位
Q,Qb: