习题答案数字电路与系统设计 (8).docx
第7章习题答案
7.1试述算法流程图和ASM图的相同和相异处，如何将算法流程图转换为ASM图?
答：相同点：它们都是描述数字系统功能最普通且常用的工具。都是用约定的几何图形、指向线(箭头线)和简练的文字说明来描述系统的基本工作过程，即描述系统的工作流程。
不同点：算法流程图是一种事件驱动的流程图，只表示事件发生的先后，与系统时序无关。而ASM图已具体为时钟CP驱动的流程图，能表示事件的精确时间间隔序列。算法流程图的传输框可能对应ASM图中的一个或几个状态框，即控制器的状态。
关系：可以由算法流程图推导ASM图，关键是决定算法流程图的传输框应该转化成ASM图的状态框还是条件框，以及何时应该根据时序关系增加状态框。转换原则有3条：
原则1：在ASM图的起始点应安排一个状态框。
原则2：必须用状态框分开不能在同一时钟周期完成的寄存器操作。
原则3：如果判断框中的转移条件受前一个寄存器操作的影响，应在它们之间安排一个状态框。
7.2在T1状态下，如果控制输入YZ=10，系统实现条件操作——寄存器REG增1，并转换到状态T2。试按上述条件画出一个部分ASM图。
T
T1
11
10
REG←REG+1
YZ
0?
T2
7.3试分别画出满足下列状态转换要求的数字系统的ASM图。
(1)如果X＝0，控制器从状态Tl变到状态T2；如果X＝1，产生一个条件操作．并从状态T1变到状态T2。
(2)如果X＝1，控制器从状态T1变到状态T2，然后变到状态T3；如果X＝0，控制器从状态T1变到状态T3。
(3)在T1状态下，若XY＝00，变到状态T2；若XY＝0l，变到状态T3；若XY＝10，变到状态T1；否则变到状态T4。
X
X
1
T2
0
T1
T2
X
1
0
T3
T1
XY
00
T2
01
T3
T1
10
T4
11
7.4设电路的输入为X，输出为Z，当X在连续的4个时钟周期内输入全“0”或全“1”时，输出为“1”，否则输出为“0”，试画出该电路的ASM图。
7.5数字系统的ASM图如题7.5图所示。试用每态一个触发器的方法实现系统控制器。
解：由四个D触发器实现控制器，设四个DFF的输入分别用D0、D1、D2、D3表示，输出分别用Q0、Q1、Q2、Q3表示。激励函数为：
根据ASM图该控制器无输出函数。
电路图略。
7.6控制器的状态转移图如题7.6图所示，它有4个状态和2个输入端。请完成下列问题。
(1)试画出等效的ASM图（状态框是空的）；
(2)用数据选择器和DFF实现控制器，可以附加门电路。
解：
（1）
（2）略
7.7根据题7.7图所示ASM图，分别用每态一个触发器法、多路选择器—寄存器—译码器法设计控制器。
解：用每态一个触发器法设计：
由四个D触发器实现控制器，设四个DFF的输入分别用D0、D1、D2、D3表示，输出分别用Q0、Q1、Q2、Q3表示。激励函数和输出函数为：
电路图略。
7.8根据题7.8图所示ASM图，写出控制器状态转移图，用每态一个触发器法设计控制器。
解：由五个D触发器实现控制器，设四个DFF的输入分别用D0、D1、D2、D3、D4表示，输出分别用Q0、Q1、Q2、Q3、Q4表示。激励函数为：
电路图略。
7.9题7.9图所示的ASM图的状态可以化简，请画出简化后的ASM图。
图P7.5
解：简化后的ASM图为：
7.10某系统ASM图的部分VHDL描述如下，请补全该程序，并画出该系统的ASM图。
entitystate_machineis
port(x,reset,clock:inbit;z:outbit);
endentitystate_machine;
architecturebehaviourofstate_machineis
typestate_typeis(s0,s1,s2,s3);
signalstate,next_state:state_type;
com:process(state,x)is
begin
casestateis
whens0=
z=’0’;
ifx=’0’then
next_state=s0;
else
next_state=s2;
endif;
whens1=
z=’1’;
ifx=’0’then
next_state=s0;
else
next_state=s2;
endif;
whens2=
z=’0’;
ifx=’0’then
next_state=s2;
else
next_state=s3;
end