习题答案数字电路与系统设计 (7).docx
第6章习题答案
6.1PLD有哪几种分类方法？按不同的方法划分，PLD分别有哪几种类型？
答：有三大类分类方法：
按集成度分类
从集成密度上分类，PLD可分为高密度可编程逻辑器件（HDPLD，HighDensityPLD）和低密度可编程逻辑器件（LDPLD，LowDensityPLD）。低密度可编程逻辑器件LDPLD具体包括PROM（ProgrammableROM）、PLA（ProgrammableLogicArray）、PAL（ProgrammableArrayLogic）和GAL（GenericArrayLogic）。高密度可编程逻辑器件HDPLD又包括了CPLD（ComplexPLD）和FPGA（FieldProgrammableGateArray）
按制造工艺分类
按照制造工艺可以分为基于掩模技术的PLD、基于熔丝（或反熔丝）技术的PLD、紫外线可擦除的PLD、电可擦除的PLD、基于Flash技术的PLD、基于SRAM技术的PLD。
（3）按编程方法分类
从编程方法上分类，PLD可分为普通PLD、具有在系统可编程（ISP，In-SystemProgramming）功能的PLD和具有在应用中编程（IAP，In-ApplicationProgramming）功能的PLD。
6.2PROM、PLA、PAL、GAL的基本结构分别是什么？
答：基于与-或阵列结构组成。框图结构示意图如下：
但又有所区别：
6.3选用最小容量的PROM完成“NUPT”（使用ASIC码）四个字母的存储，并画出内部与门、或门阵列结构示意图。
解：英文字母使用8位ASCII码表示,即在标准7位ASCII码的首位添0。具体如下：
NUPT6.4选用最小容量的PROM设计一个3-8线译码器（3个地址输入、8个译码输出，输出高电平有效），并画出内部与门、或门阵列结构示意图。
解：
6.5选用最小容量的PROM设计一个1位全加器，并画出内部与门、或门阵列结构示意图。
解：
列一位全加器的真值表：
AiBiCi-1
SiCi
000
001
010
011
100
101
110
111
00
10
10
01
10
01
01
11
6.6有容量分别为256×4、64K×1、1M×8、128K×16位的ROM，试回答：
（1）这些ROM各有多少个基本存储单元？
（2）这些ROM每次访问几个基本存储单元？
（3）这些ROM各有多少地址线？
答:(1)分别有1024个,1024×64个,1M×8,128K×16个
(2)分别为4个,1个,8个,16个
(3)分别有8, 16,20,17条地址线
6.7试用2片256×4位的ROM组成256×8位的扩展ROM系统，画出结构图。
解：
6.8试用2片256×8位的ROM组成512×8位的扩展ROM系统，画出结构图。
解：
6.9试用AT28C64组成32K×16的扩展ROM系统，画出结构图。
解：步骤一：两片AT28C64进行位扩展，构成8K×16的存储器。连接示意图如下：
步骤二：为简化起见，把上述8K×16的存储器简化成下图：
步骤三：用四组8K×16的存储器进行字扩展，构成32K×16：
6.10GAL16V8的OLMC有哪几种具体配置？
答：一般情况下，OLMC可以配置为5中不同的工作模式：
①专用输入模式：当OLMC配置为该模式时，对应的管脚被配置为输入管脚。
②专用组合输出模式：当实现组合逻辑系统时，OLMC将被配置为该模式。此时对应的管脚为不带反馈的组合逻辑输出。
③反馈组合输出模式：当组合逻辑系统中需要某管脚的输出参与系统工作时，OLMC将被配置为该模式。此时对应管脚的组合逻辑输出将被反馈到系统中供其他部分使用。
④时序电路中的组合输出模式：当输出为时序逻辑系统中的组合逻辑时，OLMC将被配置为该模式。此时的组合逻辑输出受使能信号控制且与系统时钟同步。
⑤寄存器输出模式：当输出为时序逻辑系统中的寄存器输出时，OLMC将被配置为该模式，用于实现时序逻辑电路。
6.11CPLD和FPGA有哪些异同之处，各有哪些突出特点？
答：两者均属于HDPLD。
从编程方式上看：CPLD通常是基于E2PLD或基于FlashPLD实现；FP