数字电路与系统设计第六章习题.ppt
习题6.3-(1)的最简状态转移表S(t)N(t)/Z(t)X=0X=1aa/0b/0bb/0a/101040203例2已知原始状态有A、B、C、D、E、F、G、H,经画隐含表进行比较,得到等价状态对:AE、AC、AG、BF、CE、CG、EG。试问最简状态转移表中有几个状态。解:最大等价类为:ACEG、BF、D、H所以最简状态转移表中有4个状态。6.4试画出用MSI移存器74194构成8位串行—并行码的转换电路(用三片74194或两片74194和一个D触发器)。解:(1)用三片74194构成。题6.4图1*第六章时序逻辑电路*串入题6.48位串入—并出转换电路的状态转移表准备送数010CP7↑准备右移0110CP6↑准备右移01110CP5↑准备右移011110CP4↑准备右移0111110CP3↑准备右移01111110CP2↑准备右移01111111CP1↑准备送数110清0下一操作Q0 ′M0 M1 D0 ′Q1 ′Q2 ′Q3 ′Q4 ′Q5 ′Q6 ′Q7 ′Q8 ′D0 ′D1 ′D0 ′D1 ′D2 ′D0 ′D1 ′D2 ′D3 ′D0 ′D1 ′D2 ′D3 ′D4 ′D0 ′D1 ′D2 ′D3 ′D4 ′D5 ′D0 ′D1 ′D2 ′D3 ′D4 ′D5 ′D0 ′D1 ′D2 ′D3 ′D4 ′D5 ′D6 ′D6 ′D7 ′0000000CP8↑11011111110准备右移0(2)用两片74194和一个D触发器构成。题6.4图2串入题6.4图3串入6.12用四个D触发器设计以下电路:(1)异步二进制加法计数器;解:异步二进制加法计数器的基本结构为a.T′FF形式b.CP1=CP,CPi=Qi-1(上升沿触发)(i=2,3,…,n)题6.12电路图电路如下图所示。6.17写出图P6.17电路的状态转移表及模长M=?题P6.17解:由图知,74161的预置数为Q3Q211,预置数控制端LD接Q1。电路先异步清零,则起始状态为0000,列状态转移表如下所示。nnn由状态转移表知,模长M=8,且具备自启动性。第六章时序逻辑电路第六章时序逻辑电路*第六章时序逻辑电路*时序逻辑电路习题一、时序逻辑电路的基本概念二、一般时序逻辑电路的分析和设计三、寄存器和移存器四、计数器六、习题讲解五、序列码发生器和顺序脉冲发生器*第六章时序逻辑电路*6.86.2例16.12(1)6.4例26.36.176.22(b)6.25(1)(2)6.406.35(1)一、时序逻辑电路的基本概念*第六章时序逻辑电路*1.定义2.结构特点(1)电路由组合电路和存储电路构成,含记忆元件;(2)电路中含有从输出到输入的反馈回路;3.功能描述状态转移表;状态转移图;功能表;表达式;卡诺图;电路图;波形图二、一般时序逻辑电路的分析和设计1.分析步骤①组合电路、存储电路(1)分析电路结构②输入信号X、输出信号Z(2)写出四组方程①时钟方程②各触发器的激励方程logo电路的逻辑功能描述作状态转移表、状态转移图或波形图各触发器的次态方程电路的输出方程作状态转移表时,先列草表,再从初态(预置状态或全零状态)按状态转移的顺序整理。2.设计步骤*第六章时序逻辑电路*根据要求,建立原始状态转移表或原始状态转移图;输入/出变量个数;状态间的转换关系(输入条件、输出要求)状态个数;(2)化简原始状态转移表(状态简化或状态合并);②进行顺序比较,作隐含表①作状态对图③进行关联比较④作最简状态转移表a.列出所有的等价对。b.列出最大等价类。c.进行状态合并,并列出最简状态表。1选定触发器类型并根据二进制状态转移表(或称编码后的状态转移表)设计各触发器的激励函数和电路的输出函数;2作逻辑电路图。3进行状态编码(也称状态分配)