数字电路逻辑设计第六章时序逻辑电路.ppt

來自中国最大的资料库下载來自中国最大的资料库下载來自中国最大的资料库下载如前所述，时序逻辑电路的特点是——任一时刻的输出不仅与当前的输入有关，还与以前的状态有关。时序电路以触发器作为基本单元，使用门电路加以配合，完成特定的时序功能。所以说，时序电路是由组合电路和触发器构成的。与学习组合逻辑电路相类似，我们仍从分析现成电路入手，然后进行时序逻辑电路的简单设计。第六章时序逻辑电路第一节时序逻辑电路概述当逻辑电路中包含有触发器这类的存储器件时，新的输出状态取决于两个方面：当前的输入和触发器原有的状态。如下图：T触发器输入T=/X方程为Qn+1=TQn+TQnQn+1=XQn+XQn总输出为：Z=Qn?X?CP可见输出既与输入X、CP有关，又与触发器输出有关。來自中国最大的资料库下载來自中国最大的资料库下载输入输出情况分析：外来输入：X、CP内部输入：Q外部输出：Z内部输出：Q由下列时序图可见，在相同的外部输入条件下，存储电路X=1，T=0的状态不同，输出结触发器保持果完全不同。与组合电路有明显的区别。Z为三者相与Q初始为0，则Z一直为0Q初始为1，Z如图可见Q的影响之大。时序电路输入输出关系概括Z(tn)=F[X(tn),Y(tn)]W(tn)=G[X(tn),Y(tn)]Y(tn+1)=H[W(tn),Y(tn)]來自中国最大的资料库下载來自中国最大的资料库下载同步时序逻辑电路：电路中所有触发器的时钟端是连在一起的，存储电路的状态更新是在同一时刻同步进行的。同步逻辑电路通常工作速度较快，电路相对复杂。异步时序逻辑电路：电路中各个触发器的时钟端不是相连的，可能各不相同，也可能某一局部相同，各部分之间不同。总之，存储状态的更新是在不同时刻异步进行的。异步逻辑电路通常工作速度较慢，电路结构简单。时序电路可分为两大类：第二节时序逻辑电路分析时序电路的几个要素是：输入信号（有时可以没有）时钟信号（是一种特殊的输入）存储状态：通常是触发器的输出Q。输出信号：通常是各触发器输出信号的逻辑组合，有时直接以触发器输出作为最终输出。所谓分析，就是根据给定电路，确定输入、触发器状态与最终输出之间的关系。來自中国最大的资料库下载一、时序逻辑电路的分析步骤（1）分析时序电路的关键在于存储电路，所以要先写出存储电路的输入表达式（即驱动方程）W（tn）。假设电路中的存储单元是J-K触发器，那我们就要看一看J端、K端与谁相连，并用表达式写出来。（2）写出存储电路的输出表达式，即状态转移方程Y（tn）。假设电路中使用的存储电路是J-K触发器，则状态转移方程就是J-K触发器的特征方程。将第（1）步得到的J、K表达式代入即可。（3）写出输