数字电路王秀敏第六章章课后习题答案.doc
文本预览下载声明
第六章习题答案
6.1
6.2
6.3
6.4
6.5
6.6
6.7
6.8
6.9
6.10
6.11
6.12
6.13
6.14
6.15
6.16
6.17
6.18
状态转换图
显示全部
文档详情
相似文档
-
数字电路与系统设计第六章习题.ppt
习题6.3-(1)的最简状态转移表S(t)N(t)/Z(t)X=0X=1aa/0b/0bb/0a/101040203例2已知原始状态有A、B、C、D、E、F、G、H，经画隐含表进行比较，得到等价状态对：AE、AC、AG、BF、CE、CG、EG。试问最简状态转移表中有几个状态。解：最大等价类为：ACEG、BF、D、H所以最简状态转移表中有4个状态。6.4试画出用MSI移存器74194构成8位串行—并行码的转换电路（用三片74194或两片74194和一个D触发器）。解：(1)用三片74194构成。题6.4图1*第六章时序逻辑电路*串入题6.48位串入—并出转换电路的状态转移表准备送数010CP7↑
-
数字电路第六章–6.ppt
第六章 时序逻辑电路 * 6.6 序列码发生器 一、概述 3.序列码发生器结构类型 二、计数型序列码发生器的设计 1.概念 2.作用 1.已知序列码 2.已知序列长度 三、移存型序列码发生器的设计 1.已知序列码 (2)利用最长线性序列码发生器进行设计 ①最长线性序列码（m序列码）发生器的设计 2.已知序列长度 (1)自己构造序列码，然后按“已知序列码”设计 ②非m序列码发生器的设计 一、概述 1.顺序脉冲概念 2.顺序脉冲发生器概念及分类 3.顺序脉冲发生器的设计 6.7 顺序脉冲发生器 二、举例 6.6 序列码发生器 一、概述 1.概念 2.作用 (1)计数型
-
第六章 数字电路.ppt
555时基电路主要由以下几部分组成： 1．电阻分压器 2．电压比较器 3．基本RS触发器 4．放电管 5．缓冲器 三、555时基电路逻辑功能 1．直接复位功能 2．复位功能 3．置位功能 4．保持功能 555时基电路逻辑功能 四、555多谐振荡器 1．电路组成 用555时基电路构成的多谐振荡器 a) 电路 b)工作波形 555振荡电路 2. 工作过程 刚接通电源瞬间，电容器两端，即u2=0， 因为 ，所以555时基电路实现置位功能，输出uo 为高电平, 内部放电管截止。 3. 振荡周期 电路振荡周期的大小为 五、555单稳态触发器 1．电路组成 用 555时基
-
《数字电路与数字逻辑》第六章.pptx
6.5.3任意进制计数器1）用触发器和逻辑门设计任意进制计数器例6.5.1试用JKFF和与非门设计按自然二进制码记数的M=5的同步加法记数器解(1)求触发器级数n≥log25,取n=3(2)列综合表(3)求激励函数(4)作逻辑电路图J3K3J2K2J1K10000010100111000010100111000000?0?1?0?1??10??01?1??1?1?1000?101110111011010001?11??0?1?0?0?11??0偏离状态C1Q31J31K3RC1Q21J21K2RC1Q11J11K1R
2）用MSI计数器构成任意进制计数器（1）复“0”法Q3Q2Q1Q0CP1C
-
数字设计课件数字电路第六章.ppt
ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSSRC0SSRC1SSRC2fighting（冲突）利用使能端进行时序控制三态器件允许信号共享单个“同线”（partyline）典型的三态器件，进入高阻态比离开高阻态快P0P1P7SDATAEN1EN2_L,EN3_Lmax(tpLZmax,tpHZmax)min(tpZLmin,tpZHmin)SSRC[2:0]01237SDATAP0P1P2P3P7DeadTime(截止时间)StandardSSIandMSIThree-StateBuffer
(标准SSI和MSI三态缓冲器)The74x541O
-
第六章（金燕华数字电路课件）.ppt
制作：金燕华 第6章 组合电路设计实例 桶式移位器 简单浮点编码器 双优先级编码器 级联比较器 关模比较器 桶式移位器 具有n个数据输入和n个数据输出 控制输入：指定输入输出之间如何移动数据 （移位方向、移位类型、移动的位数） 设计一个简单16位桶式移位器（向左移位） 方案一：利用74x151 方案一：利用74x151 方案二：利用74x157 浮点编码器 双优先级编码器 关模比较器 输入：两个8位无符号二进制整数 X 和 Y 一个控制信号 M 输出：8位无符号二进制整数 Z 逻辑功能：M = 1，Z = min(X,Y)
-
数字电路与逻辑设计第六章B.ppt
6.4 中规模移位寄存器 6.4.1 中规模移位寄存器的功能 6.4.2中规模移位寄存器介绍 通用移位寄存器74LS194 2、JK输入的移位寄存器74LS195 2、JK输入的移位寄存器74LS195 3、具有与门输入的8位移位寄存器74LS164 3、具有与门输入的8位移位寄存器74LS164 4．具有预置功能的8位移位寄存器74LS166 4．具有预置功能的8位移位寄存器74LS166 6.5 中规模移存器的应用 例6.5.1 双向移位寄存器 6.5.2 中规模移存器构成串－并变换器 8位串行—并行转换器 8位串行—并行转换器仿真波形 8位串行—并行转换器 8位串行—并行转换
-
数字电路与系统第六章-3.ppt
第六章 时序逻辑电路 * 一、寄存器 1.寄存单元（一位数码寄存器） (1)双拍接收的寄存单元 (2)单拍接收的寄存单元 2. MSI寄存器74175 第四节 寄存器和移存器 二、移位寄存器 1.概述 (1)功能 (2)分类 (1) 74194（双向） (2) 74195（右移） (3) 74165（右移） 2. MSI移位寄存器 第四节 寄存器和移存器 一、寄存器 1.寄存单元（一位数码寄存器） (1)双拍接收的寄存单元： 先清0，后存数 (2)单拍接收的寄存单元： 无须清0，直接存数 (a) (b) (c) 图6.4.1 寄存单元 2. MSI
-
第六章数字电路基础.doc
第6章 数字电路基础
教学重点
理解模拟信号与数字信号的区别。
掌握基本逻辑门、复合逻辑门的逻辑功能和电路图形符号，会使用真值表。
了解TTL、CMOS门电路的型号、引脚功能，会测试其逻辑功能。
了解集成门电路的外形与封装，能合理使用集成门电路。
会进行二进制数、十进制数和十六进制数之间的相互转换。
了解8421BCD码的表示形式。
会用逻辑代数基本公式化简逻辑函数，了解其在工程应用中的实际意义。
教学难点
1．集成门电路的合理使用。
2．二进制数、十进制数和十六进制数之间的相互转换。
3．用逻辑代数基本公式化简逻辑函数。
学时分配
序号 内 容 学 时 1 6.1逻辑门电路 6
-
数字电路讲义-第六章讲解.ppt
1.环形计数器 为什么说：移位寄存器也可以构成计数器或分频器→ 分频器是指Q的某位输出在一个循环内只输出1个脉冲 1.环形计数器 1.环形计数器 解决自启动办法： 1.环形计数器 特点：主循环状态比较少 为了防止0000 2.扭环形计数器 2.扭环形计数器 0000→ 2.扭环形计数器 其他状态？ 2.扭环形计数器 扭环形计数器也可作为计数器、分频器 2.扭环形计数器 移存型计数器的应用 2.扭环形计数器 如何解决自启动 2.扭环形计数器 解决办法 卡诺图法： 1 1 2.扭环形计数器 解决办法 卡诺图法： 新状态图？ 2.扭环形计数器 解决办法 卡诺图法： 其他方法→ 2.扭环形计数器 如
-
第六章数字电路基础解说.ppt
第六章 数字电路基础 第一节 常用的数制和码制 一、数制 第二节 脉冲信号 1. 模拟信号 第三节基本逻辑运算与复合逻辑函数 1. 与运算(与门） 2. 或运算（或门） 3. 非运算（非门） 二、复合逻辑函数 第四节 逻 辑 代 数 基本运算法则 第三节 逻辑函数的化简 ¤ 用 “与非”门构成基本门电路 例1： 化简 一、应用逻辑代数运算法则化简 1.并项法 例2： 化简 2.配项法 例3： 化简 3.加项法 4.吸收法 吸收 例4： 化简 例5： 化简 吸收 吸收 吸收 吸收 2、应用“与非”门构成“或”门电路 1、应用“与非”门构成“与”门电路 A Y B B A Y
-
数字电路与系统(何艳)第六章.ppt
3.MSI任意进制计数器*第六章时序逻辑电路*CR：异步清0端。CT：功能控制端；QCCCP一个计数周期清0表6.5.13T213功能表CRCTCP功能1??异步清“0”00↓计数01?保持表6.5.14T213接线表模长2，4，8，1635679101112131415R10Q0Q0Q1Q0Q0Q1Q0Q2Q0Q1Q0R2?Q1Q2Q2Q1Q3Q3Q1Q3Q2Q2Q1R3?Q2Q3Q3Q3Q2R4?Q3四、移存型计数器*第六章时序逻辑电路*1.概述（以n级移存型计数器为例）2.分析与设计(i=2,3,…,n)=Qin+1Qi-1n=？Q1n+1Qn+1=JiQn+KiQniii=Qn(Qn+
-
矿大数字电路第六章时序逻辑电路的分析和.ppt
6 时序逻辑电路 6 时序逻辑电路 引言 组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记忆能力。 时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆能力。 6.1 时序逻辑电路的基本概念 2. 异步时序电路与同步时序电路 时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路两大类。 异步时序逻辑电路：存储电路内所有触发器的时钟输入端不是都接于同一时钟脉冲源或者没有时钟脉冲（如SR锁存器构成的时序电路）其状态更新不
-
数字电路逻辑设计第六章时序逻辑电路.ppt
來自中国最大的资料库下载來自中国最大的资料库下载來自中国最大的资料库下载如前所述，时序逻辑电路的特点是——任一时刻的输出不仅与当前的输入有关，还与以前的状态有关。时序电路以触发器作为基本单元，使用门电路加以配合，完成特定的时序功能。所以说，时序电路是由组合电路和触发器构成的。与学习组合逻辑电路相类似，我们仍从分析现成电路入手，然后进行时序逻辑电路的简单设计。第六章时序逻辑电路第一节时序逻辑电路概述当逻辑电路中包含有触发器这类的存储器件时，新的输出状态取决于两个方面：当前的输入和触发器原有的状态。如下图：T触发器输入T=/X方程为Qn+1=TQn+TQnQn+1=XQn+XQn总输出为：Z=Qn
-
数字电路逻辑的设计课后习题的答案.pdf
第一章 课后习题详解
1. 把下例二进制数转换成十进制
（1） 1100 0101
解 7 6 2 0
1 2 1× 2 +1× 2 +1× 2 ＝+197× ＝