第三章 习题课(精编).ppt

* * 相应的电路图如下所示： * 解：函数有4个输入变量 ，而74151的地址端只有3个，即A2 、A1 、A0 ，故须对函数的卡诺图进行降维，即降为3 维。 ? 10 1 1 1 11 ? 01 1 1 00 10 11 01 00 AB CD * * * D6 D7 D5 D4 1 D2 D3 D1 D0 0 10 11 01 00 A2 A1A0 1 D 0 0 1 0 0 D D 0 10 11 01 00 A BC D0 = D7 = D, D1 = D, D2 = D3 = D4 = D5 = 0。 D6 = 1, 令A=A2 、B=A1 、C=A0 则： * 相应的电路图如下图所示： * * * 4.试用74138实现下列函数： * * * * * * * * * * * * * * * 5. 试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD，输出为： F1 ：ABCD是4的倍数。 F2 ：ABCD比2大。 F3 ：ABCD在8～11之间。 F4 ：ABCD不等于0。 * * 解：由题意，各函数是4变量函数，故须将74138扩展为4-16线译码器，让A、B、C、D分别接4-16线译码器的地址端 A3 、A2 、A1 、A0 ，可写出各函数的表达式如下： * * * * 实现电路如下图所示： * * * 课堂练习 1.用74151实现下列逻辑函数 2.用一片74138实现下列逻辑函数 * * 四位超前进位全加器 A0~A3：被加数， B0~B3 ：加数， S0~S3：输出和， CO：进位输出， CI：低位向高位的进位。 * * A3 ~ A0 和 B3 ~ B0 ： 4位二进制数； FAB ?FA=B ?FAB → 比较结果； （AB)i? （A=B)i? （AB)i三个级联输入端 （1）管脚介绍 4位数值比较器 （2）功能表 单块或多块串联时的功能表 * * 多块并联时的功能表 单块或多块串联时的功能表 * * * * （3）工作原理 ① A3≠ B3，则可直接得出比较结果。 A3 B3 ，FAB = 1 ， FA=B = FAB = 0 ； A3 B3 ，FAB = 1 ， FA=B = FAB = 0 ； 由功能表可以看出进行数据比较时，先比较最高位，最位相等再比较次高位，依次类推。 ② A3= B3 ，再比较低位A2?B2，依次类推。 ③ A3 ~ A0 = B3 ~ B0 ，看级联输入 （AB)i? （A=B)i? （AB)i 集成3位二进制优先编码器 ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出。 集成3位二进制优先编码器74LS148 * * 集成3位二进制优先编码器74LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效 * * 集成二进制译码器74LS138 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 　、　为选通控制端。当G1＝1、　　　　 时，译码器处于工作状态；当G1＝0、　　　　　 时，译码器处于禁止状态。 * * 真值表 输入：自然二进制码 输出：低电平有效 * * 集成数据选择器 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。 * * 集成8选1数据选择器74LS151 * * 74LS151的真值表 * * 集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。 由74LS138构成的1路-8路数据分配器 数据输入端 G1=1 G2A=0 地址输入端 * * 组合电路中的竞争冒险 1、产生竞争冒险的原因 在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。 产生竞争冒险的原因：主要是门电路的延迟时间产生的。 干扰信号 * * 消除竞争冒险的方法 有圈相切，则有竞争冒险 增加冗余项， 消除竞争冒险 * * 第3章 组合逻辑电路 习题课 本章小结 本章主要介绍了以下内容: * * 一、组合逻辑电路的基本概念 1.定义 2.结构特点 (1) 电路由逻辑门构成，不含记忆元件；