第3章集成电路基本工艺讲述.ppt

* * 3.3.2 曝光方式 1. 接触式曝光方式中，把掩膜以0.05 ?0.3ATM 的压力压在涂光刻胶的晶圆上，曝光光源的波长在0.4?m左右。 图 3.7 * * 曝光系统(下图): 点光源产生的光经凹面镜反射得发散光束，再经透镜变成平行光束，经45?折射后投射到工作台上。 图 3.8 * * 接触式曝光方式的图象偏差问题 原因:光束不平行，接触不密有间隙 举例: ????， y+2d=10?m, 则有 (y+2d)tg?=0.5?m 图 3.9 * * 掩膜和晶圆之间实现理想接触的制约因素 掩膜本身不平坦， 晶圆表面有轻微凸凹， 掩膜和晶圆之间有灰尘。 * * 接触式曝光方式的掩膜磨损问题 掩膜和晶圆每次接触产生磨损，使掩膜可使用次数受到限制。 * * 非接触式光刻 1.接近式 接近式光刻系统中，掩膜和晶圆之间有20?50?m的间隙。这样，磨损问题可以解决。但分辨率下降，当????时，无法工作。这是因为，根据惠更斯原理，如图所示，小孔成像，出现绕射，图形发生畸变。 图 3.10 * * 缩小投影曝光系统 2.投影式工作原理: 水银灯光源通过聚光镜投射在掩膜上。 掩膜比晶圆小，但比芯片大得多。在这个掩膜中，含有一个芯片或几个芯片的图案，称之为母版，即 reticle。 光束通过掩膜后，进入一个缩小的透镜组，把 reticle 上的图案，缩小5~10倍，在晶圆上成像。 * * 缩小投影曝光系统(示意图) 图 3.11 * * 缩小投影曝光系统的特点 由于一次曝光只有一个Reticle上的内容，也就是只有一个或几个芯片，生产量不高。 由于一次曝光只有一个或几个芯片，要使全部晶圆面积曝光，就得步进。 步进包括XY工作台的分别以芯片长度和宽度为步长的移动和Reticle内容的重复曝光。 投影方式分辨率高，且基片与掩膜间距较大, 不存在掩膜磨损问题。 * * 3.1 外延生长 3.2 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺 关心每一步工艺对器件性能的影响，读懂PDK， 挖掘工艺潜力。 * * 图3.12 场氧 除了作为栅的绝缘材料外，二氧化硅在很多制造工序中可以作为保护层。在器件之间的区域，也可以生成一层称为“场氧”（FOX）的厚SiO2层，使后面的工序可以在其上制作互连线。 * * 3.1 外延生长 3.2 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺 关心每一步工艺对器件性能的影响，读懂PDK， 挖掘工艺潜力。 * * 3.5 淀积与刻蚀 器件的制造需要各种材料的淀积。这些材料包括多晶硅、隔离互连层的绝缘材料以及作为互连的金属层。 刻蚀的作用: 制作不同的器件结构，如线条、接触孔、台式晶体管、凸纹、栅等。 被刻蚀的材料: 半导体，绝缘体，金属等。 刻蚀的两种方法： 湿法和干法 * * 湿法刻蚀 首先要用适当(包含有可以分解表面薄层的反应物)的溶液浸润刻蚀面，然后清除被分解的材料.。如SiO2在室温下可被HF酸刻蚀。 湿法刻蚀在VLSI制造中的问题: 接触孔的面积变得越来越小, 抗蚀材料层中的小窗口会由于毛细作用而使得接触孔不能被有效的浸润。 是被分解的材料不能被有效的从反应区的小窗口内清除出来。 * * 干法刻蚀—分为：等离子体刻蚀,反应离子刻蚀RIE等 RIE发生在反应炉中，基片(晶圆)被放在一个已被用氮气清洗过的托盘上，然后，托盘被送进刻蚀室中，在那里托盘被接在下方的电极上。刻蚀气体通过左方的喷口进入刻蚀室。RIE的基板是带负电的。正离子受带负电的基板吸引，最终以近乎垂直的方向射入晶体，从而使刻蚀具有良好的方向性。 图 3.12 反应离子刻蚀RIE * * 3.1 外延生长 3.2 掩膜制作 3.3 光刻原理与流程 3.4 氧化 3.5 淀积与刻蚀 3.6 掺杂原理与工艺 关心每一步工艺对器件性能的影响，读懂PDK， 挖掘工艺潜力。 * * 3.6 掺杂原理与工艺 掺杂目的 掺杂的目的是以形成特定导电能力的材料区域,包括N型或P型半导体层和绝缘层。是制作各种半导体器件和IC的基本工艺。 经过掺杂，原材料的部分原子被杂质原子代替。材料的导电类型决定于杂质的化合价 掺杂可与外延生长同时进行，也可在其后，例如，双极性硅IC的掺杂过程主要在外延之后，而大多数GaAs及InP器件和IC的掺杂与外延同时进行。 * * 1.热扩散掺杂 热扩散是最早也是最简单的掺杂工艺，