第1章集成电路的基本制造工艺(1双极型).ppt

* * B E C p n+ n-epi n+ P+ P+ S P-Si n+-BL 为了减小集电极串联电阻,饱和压降小，电阻率应取小. 为了减小结电容,击穿电压高，外延层下推小,电阻率应取大; TTL电路：0.2Ω.cm 模拟电路：0.5～5Ω.cm * 衬底制备 一次氧化 隐埋层光刻 隐埋层扩散 热氧化 隔离扩散 再氧化 隔离光刻 基区光刻 基区扩散 再分布及氧化 发射区扩散 铝淀积 反刻铝 铝合金 中测 压焊块光刻 外延淀积 发射区光刻 背面掺金 再分布及氧化 淀积钝化层 接触孔光刻 * * C B E C S P+隔离扩散 P基区扩散 N+扩散 接触孔 铝线 隐埋层 A A’ B B’ C C’ 作业: 1. 画出NPN晶体管的版图，并标注各区域的掺杂类型（直接在图上标）,写出实现该NPN晶体管至少需要多少次光刻以及每次光刻的目的。 2. 画出下图示例在A-A’,B-B’ C-C’处的断面图。 * * 3.名词解释：隐埋层、寄生晶体管、电隔 离(集成电路中)、介质隔离、PN结隔离 * * * * * * * 半导体 集成电路 第一章 集成电路的基本制造工艺 * * 本章要点 集成电路的基本概念 半导体集成电路的分类 半导体集成电路的几个重要概念 * * 内容概述 集 成 电 路 双极型集成电路 MOS集成电路 按器件类型分 按集成度分 SSI（100以下个等效门） MSI（103个等效门） LSI （104个等效门） VLSI（104个以上等效门） TTL、ECL I2L等 PMOS NMOS CMOS 集成度、工作频率、电源电压、特征尺寸、硅片直径 按信号类型分 模拟集成电路 数字集成电路 BiCMOS集成电路 数模混合集成电路 * * * * 第一章 集成电路制造工艺 * * 双极集成电路的基本制造工艺 双极集成电路中的元件结构 双极集成电路的基本工艺 MOS集成电路的基本制造工艺 MOS集成电路中的元件结构 MOS集成电路的基本工艺 BiCMOS工艺 * * 双极集成电路的基本工艺 双极集成电路中元件结构 * * 1. 二极管 （PN结） 正方向 反方向 V I 电路符号： + - 有电流流过 没有电流流过 对于硅二极管，正方向的 电位差与流过的电流大小 无关，始终保持0.6V-0.7V P-Si N-Si + - * * 1. 二极管 （PN结） n p * * 2. 双极型 晶体管 p n p B端 E端 C端 E C B n p n B端 E端 C端 C B E N P N B E C P N P B E C * * C B E N P N B E C ? B E C n p N+ B E C * * §1.1.1 双极集成电路中元件的隔离 B E C n p n B E C n p n C B E C B E E B E B C * * B E C p n B E C p n n n 双极集成电路中元件的隔离 介质隔离 PN隔离 B E C p n+ n B E C p n n+ n+ n+ n+ n+ P-Si P+ P+ P+ S * * §1.1.2 双极集成电路元件的形成过程、结构和寄生效应 B E C p n+ n-epi n+ P-Si P+ P+ S 四层三结结构的双极晶体管 发射区(N+型) 基区(P型) 集电区 (N型外延层) 衬底(P型) 双极集成电路元件断面图 n+-BL * * 双极集成电路等效电路 C B E p n+ n-epi n+ n+-BL P-Si P+ P+ S C(n) B(p) E(n+) npn pnp S(p) 等效电路 隐埋层作用：1. 减小寄生pnp管的影响 2. 减小集电极串联电阻 衬底接最低电位 * * 典型PN结隔离双极集成电路中元件的形成过程 1:衬底选择 确定衬底材料类型 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL P型硅(p-Si) 确定衬底材料电阻率 ρ≈10Ω.cm 确定衬底材料晶向 （111）偏离2~50 * * 典型PN结隔离双极集成电路中元件的形成过程 2:第一次光刻----N+隐埋层扩散孔光刻 C B E p n+ n-epi n+ P-Si P+ P+ S n+-BL P-Si衬底 N+隐埋层 * * 具体步骤如下： 1．生长二氧化硅（湿法氧化）： Si(固体)+ 2H2O ? SiO2（固体）+2H2 Si- 衬底 SiO 2 * * 2．隐埋层光刻： 涂胶 腌膜对准 曝光 光源 显影 * * As掺杂（离子注入） 刻蚀（等离子