数字电路与逻辑设计 复习课.ppt

课程内容、结构 题型 选择题 填空题 判断题 分析题 设计题 组合逻辑电路分析 已知逻辑电路，找出输出与输入之间的关系 方法： 1、根据电路图写出输出函数表达式 2、化简输出函数表达式 3、列出输出函数真值表 4、功能评价 组合逻辑电路设计 已知逻辑功能，求出特定条件下实现此功能的电路图。 方法： 1、分析题意，建立给定问题的逻辑表达式 真值表法 分析法 2、化简逻辑表达式 3、选择门电路并进行逻辑函数变换 4、画电路图 中规模组合集成芯片 1、3线-8线变量译码器：74138 扩展 构造函数发生器 2、多路数据选择器：74153、74151 扩展 构造函数 m=n m=n+1 mn+1 3、超前进位并行加法器：74283 同步时序逻辑电路分析的一般步骤 同步时序逻辑电路的设计 已知逻辑功能，求出电路输入和输出之间的逻辑关系，画出逻辑图。 设计一般步骤: 中规模时序逻辑电路分析、设计 计数器 同步计数器 74161 异步计数器 7490 寄存器 移位寄存器 74194 完全确定同步时序逻辑电路设计 *1.建立原始状态表（可能借助原始状态图） 2.状态表的化简 3.状态的编码(状态分配） 4.求驱动方程和输出方程 5.检查电路能否自启动，如果挂起，需要修改表达式 6.画逻辑图 举例.分析下图所示同步时序逻辑电路。 分析举例.分析下图所示同步时序逻辑电路。 状态图 时序逻辑电路的设计 计数器 序列检测器 代码检测器 “011”序列检测器状态图 “011”序列检测器状态表 2.状态化简 化简方法：目测法和隐含表方法。 利用隐含表进行化简的一般步骤： 1）构成隐含表（横去尾，纵去头） 2）顺序比较：比较结果做3种记号“?”、“×”、状态对 3）关连比较： 4）形成最大等效类 5）合并化简 例 3、 状态分配（编码） 状态分配的任务： 1.确定位数 最小化状态表的状态数为N，状态编码的长度为m，它们之间的关系为：2m-1 N =2m 2.寻找一种最佳的或接近最佳的状态分配方案。 对每一个状态用一组二进制代码进行编排，具体状态与代码之间的对应关系可以有许多种状态分配方案。 相邻法原则： 尽量使得激励函数和输出函数在卡诺图中“1”方格处于相邻位置。（尽量集中） 次态相同，现态相邻（相同输入条件下） 同一现态的次态相邻（相邻输入条件下） 输出相同，现态相邻 4、 求驱动方程和输出方程 （表格法）书中方法：把状态表变成一张真值表，然后根据所需触发器的激励表求出驱动信号，再利用卡诺图求出驱动方程。 （代数法）比较简捷的方法：用卡诺图求出次态方程（状态方程）和输出方程，然后把次态方程跟触发器的特性方程作对比，求出驱动方程。 例 用JK触发器和适当的逻辑门实现下表所示二进制状态表的功能。（书中141页例5.10） 表格法 代数法 5、 画逻辑图及检验电路 注意挂起现象的讨论 方法一：把无关的状态作为现态，在不同的输入信号下，求出次态； 方法二：处理卡诺图中的无关项，被圈起来的当“1”处理，否则当“0”处理，求出次态。 设计举例 设计一个2位二进制减1计数器。 状态表 输出方程：Z=xy2 次态方程：y2n+1=xy1 y1n+1=x 驱动方程：J2=xy1 k2=xy1 J1=x k1=x 挂起现象讨论： 当触发器所能表示的状态数有效状态数需要对电路实际工作状态进行讨论。 问题1：判断电路是否有挂起？ 问题2：如果有挂起，如何对设计方案的进行修改？ 输出方程：Z=xy2 挂起现象讨论： 方法1：利用次态方程。 方法2：利用卡诺图（现态为无效状态时，将次态卡诺图的d有圈起来的为1，没圈起来的d为0，作出y2n+1 y1n+1真值表） 方法1：利用次态方程：将无效状态代入次态方程，若能进入有效状态，则称为具有自启动/自恢复功能，否则称为“挂起”。 方法2：利用卡诺图（次态卡诺图圈起来的为1，没圈起来的d为0，作出y2n+1 y1n+1） 如何修正？将Z=0，即Z的卡诺图中的d当0处理，得到 × 0 1 × 1 × 0 1 × 0 10 11 01 00 xy2 y1 0 × × 0 1 0 × × 1 0 10 11 01 00 xy2 y1 J2=x·y1 K2=x J1=K1=1 1 1 1 0 1 0 0 0 0 0 10 11 01 00 xy2 y1 Z=xy1+y2y1 0 0