数字电路域逻辑设计8-5.ppt

* * 8.5　可编程逻辑器件的开发 8.5.1　低密度PLD的开发 8.5.2　高密度PLD的开发 8.5.3　FPGA器件编程数据的装载 8.5.4　ISP-PLD的编程 概　述 概　述 　　用PLD实现设计要求的逻辑功能，必须借助于适当的PLD开发工具，即PLD开发软件和开发硬件。 　　开发系统软件是指PLD专用的编程语言和相应的汇编程序。常用的有Data I/O公司的ABEL、Synario和Logical Device公司的CUPL等， Synario系统软件不仅可以用硬件描述语言HDL输入，而且可以用电路原理图输入。随着集成化的发展，一些公司推出了集成化开发系统软件（软件包），如Xilinx公司的XACT5.0、Foundation M1 Series，Lattice公司的ISP Synario System等。 　　开发系统的硬件部分包括计算机和编程器。开发系统软件运行于PC机，编程器主要通过并行接口从计算机接收编程数据，最终写入PLD中。 　　GAL器件主要由与阵列和OLMC构成，设计时应按照设计逻辑要求，将具体的GAL器件中的与阵列以及OLMC中的每个编程单元的状态设置成“连接”或“断开”，这个过程称为GAL器件的设计与开发。 8.5.1　低密度PLD的开发 　　低密度PLD的开发过程分为两个阶段，第一个阶段是从设计输入到器件编程数据文件（JEDEC）的生成；第二个阶段是从装入JEDEC文件到成功地写入低密度PLD。每个阶段都由开发工具支持。 　　低密度PLD主要是PAL和GAL器件，其中PAL器件结构单一，一般只能一次性编程；而GAL器件具有可擦除、多次编程和结构重组功能，因此GAL器件可取代绝大部分的PAL器件。PAL和GAL器件设计和开发方法大致相同。 逻辑设计 器件选择 设计输入 设计编译与优化 设计仿真 通过? 生成JEDEC文件 写入器件 器件校验 设计实现 器件编程 否 是 图8-5-1 GAL器件开发流程图 　　采用开发工具设计GAL器件的流程： 　　确定输入与输出的数目及逻辑关系，并以逻辑方程、真值表、状态图或逻辑电路图等方式进行描述。 　　确定PLD的基本型号。主要考虑输入和输出端子数、I/O引出端数目、乘积项数、宏单元结构和器件速度、功耗及封装形式等。 　　编制设计源文件，调用开发软件进行语法检查，并进行逻辑方程化简和功能仿真。 　　下载JEDEC文件，通过编程器写入到GAL器件，最终实现要求的逻辑功能。 8.5.2　高密度PLD的开发 逻辑设计 器件选择 设计输入 设计编译与适配 设计仿真 通过? 生成设计文件 器件编程 设计校验 设计实现 器件编程 否 是 图8-5-3 CPLD开发流程 　　高密度PLD的开发过程与低密度PLD一样，也分为两个阶段，每个阶段都有一定的开发工具支持。CPLD和FPGA均属于高密度可编程逻辑器件，CPLD的开发过程如图8-5-3所示。 　　高密度PLD开发系统一般包括软件和硬件两部分。开发软件完成设计输入、设计仿真，并最终形成编程器能接受的数据格式文件及有关的设计文件。开发硬件是各种高密度PLD编程器，将编程数据写入高密度PLD。 　　软件开发系统主要包括元器件库、设计输入、设计处理、设计仿真、器件编程和设计管理软件等。 　　高密度PLD软件开发系统设计输入一般支持逻辑方程（布尔方程）、真值表、状态机、逻辑电路图、硬件描述语言、宏单元库等设计输入方法，有的还支持状态转移图和时域波形等逻辑输入方法。 　　设计处理软件主要完成对设计者的设计输入进行错误检查和定位、设计电路的综合、优化、分区划分、布局布线和适配，最后形成编程数据文件和一些有关的设计文件。 　　设计仿真软件实现对设计者设计的逻辑进行逻辑功能仿真、布局布线后的系统时间特性的仿真和多器件功能仿真。 　　器件编程软件是使用设计处理后生成的器件编程数据，利用编程器和编程电缆，对具体选定的器件进行编程和校验。 　　设计管理软件将上述功能软件集成在一起，提供一个从输入到设计完成的集成设计环境。 　　高密度PLD开发硬件一般由PC机逻辑编程卡、适配器和编程电缆组成。作用是接收PLD开发软件生成的编程数据文件，并产生编程所需要的控制信号，通过连接到计算机并行接口的编程电缆，完成高密度PLD的编程。 1 0 1 1 1 0 M2 1 1 0 1 0 0 M1 输入 1 从动模式（串行） 输出 1 周边异步模式 数据地址从FFFF开始 输出 1 周边同步模式 数据地址从0000开始 输出 0 主动并行模式（低） 输出 0 主动并行模式（高） 输出 0 主动串行模式 M0 备注 时钟 CCLK 配置选择 工作模式 名称 表8-5-1 XC4000系列工作模式 8.5.3　FPGA器件编程数据的装载 　　将编程数据