数字电路域逻辑设计7-2.ppt

7.2　顺序存取存储器（SAM） 7.2.1　动态CMOS反相器 7.2.2　动态CMOS移存单元 7.2.3　动态移存器和顺序存取存储器 Sequential Access Memory 7.2.1 动态CMOS反相器 　　由传输门和CMOS反相器组成。电路中T1、T2栅极的寄生电容C是存储信息的主要“元件”。 　　２．MOS管栅电容C的暂存作用 　　栅电容C充电迅速，放电缓慢，因此可以暂存输入信息。若每隔一定时间对C补充一次电荷，使信号得到“再生”，可长期保持C上的1信号，这一操作过程通常称为“刷新”。　　CP的周期不能太长，一般应小于１ms。 　　１．电路结构 图7-2-1 动态CMOS反相器 vI + – TG1 CP C R VDD T2 T1 vO CP ? + – 7.2.2 动态CMOS移存单元 动态CMOS移存单元由两个动态CMOS反相器串接而成。 　　当CP=1时，主动态反相器接收信息，从动态反相器保持原存信息；CP=0时，主动态反相器保持原存信息，从动态反相器随主动态反相器变化。每经过一个CP，数据向右移动一位。 主 从 1位 I TG1 CP C1 VDD T2 T1 O CP TG2 CP C2 VDD T4 T3 CP 图7-2-2 动态CMOS移存单元 7.2.3 动态移存器和顺序存取存储器 　　１．动态移存器 　　动态移存器可用动态CMOS移存单元串接而成，主要用来组成顺序存取存储器(SAM)。 　　由于需要读出的数据必须在CP的推动下，逐位移动到输出端才可读出，所以存取时间较长，位数越多，最大存取时间越长。 0 1 2 1023 ··· 串入 串出 CP CP 1位动态移存单元 图7-2-3 1024位动态移存器示意图 　　(1) 循环刷新 　　片选端为0。只要不断电，信息可在动态中长期保存。 　　(2) 边写边读 　　片选端为1，写/循环为1，且读控制端也为1。 　　(3) 只读不写，数据刷新 　　片选端为1，写/循环为0，读控制端为1。 　　２．先入先出(FIFO)型SAM 　　特点： 每次对外读(或写)一个并行的８位数据，即一个字。 SAM中的数据字只能按“先入先出”的原则顺序读出。 逻辑图 动画示意