数字与模拟电子技术课程设计--三位二进制同步加法计数器.doc
文本预览下载声明
课程设计任务书
学院 信息科学与技术 专业 自动化 学生姓名 王新国 学号 0903010127 设计题目 数字电子设计题目：三位二进制同步加法计数器（无效态为010、011）；序列信号发生器序列：101110.
模拟电子设计题目：差分放大电路、反馈、电压比较器。 内容及要求：
数字电子部分
利用触发器和逻辑门电路，设计实现三位二进制同步加法计数器（无效态为010、011）；序列信号发生器序列：101110.
根据设计电路图进行连线进行验证
完成课程设计报告
模拟电子部分
采用multisim 仿真软件建立电路模型；
对电路进行理论分析、计算；
⑶．在multisim环境下分析仿真结果，给出仿真波形图。
进度安排：
第一周：数字电子设计
第1天：
1.指导教师布置课程设计题目及任务
2.课程设计指导教师就相关问题单独进行指导
3.查找相关资料并且进行电路的初步设计
第2~4天：
1.根据具体设计题目进行最后总体设计
2.课程设计指导教师就相关问题单独进行指导
3.利用实验平台进行课程设计的具体实验
4.指导教师进行验收
第5天：
1.完成课程设计报告
2.指导教师针对课程设计进行答辩
第二周：模拟电子设计
第1天：
布置课程设计题目及任务。
查找文献、资料，确立设计方案。
第2~3天：
1. 安装multisim软件，熟悉multisim软件仿真环境。
2. 在multisim环境下建立电路模型，学会建立元件库。
第4天：
1. 对设计电路进行理论分析、计算。
2. 在multisim环境下仿真电路功能，修改相应参数，分析结果的变化情况。
第5天：
1. 课程设计结果验收。
2. 针对课程设计题目进行答辩。
3. 完成课程设计报告。
指导教师（签字）：
年 月 日 分院院长（签字）：
年 月 日
目录
1 数字电子设计部分 1
1.1课程设计的目的 1
1.2设计的总体框图 1
1.3设计过程 1
1.4设计的逻辑电路图 7
1.6实验仪器 10
1.7实验结论 10
1.8参考文献 11
2 模拟电子设计部分 11
2.1 课程设计的目的与作用: 11
2.2 设计任务、及所用multisim软件环境介绍 11
2.3 差分放大电路 12
2.3.1长尾式差分放大电路 12
2.3.2 恒流源式差分放大电路 16
2.4 反馈 21
2.4.1电压并联负反馈 21
2.4.2电压串联正反馈 23
2.5 电压比较器 24
2.5.1单限比较器 24
2.5.2滞回比较器 26
2.5.3双限比较器 28
2.6 设计总结和体会 30
2.7 参考文献 31
1 数字电子设计部分
1.1课程设计的目的
1、加深对教材的理解和思考，并通过设计、验证证实理论的正确性。
2、学习自行设计一定难度并有用途的的计数器、加法器、寄存器等。
3、检测自己的数字电子技术的掌握程度。
1.2设计的总体框图
①下图为三位二进制同步加法器示意框图：
②下图为三位二进制同步加法器示意框图：
1.3设计过程
1、三位二进制同步加法计数器（无效态为010、011）（设输出为进位数）。
①根据题意可以确定出3位二进制加法器的状态图：
000001100101110 111
/1
排列：
3位二进制加法计数器的状态图
下图为三位二进制同步加法计数器（无效态为010、011）的时序图：
②选择触发器，求时钟方程。
选择触发器：由于JK触发器功能齐全、使用灵活，故选用3个时钟下降触发的边沿JK触发器。
求时钟方程：由于要求构成的是同步计数器，显然各个触发器的时钟信号都应使用输入脉冲，即
③求输出方程和状态方程：
卡诺图如下：
ⅰ、下图为3位二进制同步加法器的次态和输出卡诺图：
ⅱ、下图为3位二进制同步加法器的输出的卡诺图：
ⅲ、下图为3位二进制同步加法器的次态的卡诺图：
ⅳ、下图为3位二进制同步加法器的次态的卡诺图：
ⅴ、下图为3位二进制同步加法器的次态的卡诺图：
根据输出卡诺图和各个触发器的次态卡诺图，可直接写出输出方程和下列状态方程：
CP
④求驱动方程
JK触发器的特性方程为：
CP
直接对照现态的系数，写出驱动方程的：
⑤检查电路是否能够自启动
将无效态010、011代入状态方程中进行计算，结果如下：
01
显示全部