文档详情

十二进制同步计数器的设计.ppt

发布:2019-07-01约2.06千字共28页下载文档
文本预览下载声明
实验四 同步计数器的设计 熟悉J-K触发器的逻辑功能。 掌握J-K触发器构成同步计数器。 实验目的 1.用JK触发器和门电路设计一个特殊12进制计数器,要求使用权的排列为8421的非BCD码,即允许使用1010及以后各码,其十进制数的状态转移图为: 2.静态检查:用逻辑开关模拟输入的非BCD码,并把输出接“0~1”显示器检查,触发器CP端接单脉冲,看电路工作是否正常。 3.动态检查:触发器CP端接连续脉冲,用示波器观察输出的波形。 实验内容 所用器件:109 X 2、00 X 1、08 X 1 所用器件 109 X 2、00 X 1、08 X 1 74LS00 74LS08 1.确定电路所需的触发器数目。 2.列出计数器的状态转换图。 3.根据状态转换图画出状态转换表。 4.根据状态转换表,写出J-K触发器的状态方程和驱动方程。 5.检查自启动性。 6 .画出逻辑图。 时序电路设计步骤 设计过程 1.确定电路所需的触发器数目。 2.列出计数器的状态转换图。 3.根据状态转换图画出状态转换表。 4.根据状态转换表,写出J-K触发器的状态方程和驱动方程。 5.检查自启动性。 6 .画出逻辑图。 4 1.确定电路所需的触发器数目。 2.列出计数器的状态转换图。 3.根据状态转换图画出状态转换表。 4.根据状态转换表,写出J-K触发器的状态方程和驱动方程。 5.检查自启动性。 6 .画出逻辑图。 Q3Q2Q1Q0 1.确定电路所需的触发器数目。 2.列出计数器的状态转换图。 3.根据状态转换图画出状态转换表。 4.根据状态转换表,写出J-K触发器的状态方程和驱动方程。 5.检查自启动性。 6 .画出逻辑图。 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 0 0 0 0 1.确定电路所需的触发器数目。 2.列出计数器的状态转换图。 3.根据状态转换图画出状态转换表。 4.根据状态转换表,写出J-K触发器的状态方程和驱动方程。 5.检查自启动性。 6 .画出逻辑图。 1.确定电路所需的触发器数目。 2.列出计数器的状态转换图。 3.根据状态转换图画出状态转换表。 4.根据状态转换表,写出J-K触发器的状态方程和驱动方程。 5.检查自启动性。 6 .画出逻辑图。 分别检查1100、1101、1110、1111能否进入有效循环里面 1.确定电路所需的触发器数目。 2.列出计数器的状态转换图。 3.根据状态转换图画出状态转换表。 4.根据状态转换表,写出J-K触发器的状态方程和驱动方程。 5.检查自启动性。 6 .画出逻辑图。 3 2 1 0 74LS00 74LS08 3 2 1 0 74LS00 74LS08 3 2 1 0 74LS00 74LS08 3 2 1 0 74LS00 74LS08 3 2 1 0 74LS00 74LS08 3 2 1 0 74LS00 74LS08 3 2 1 0 74LS00 74LS08 3 2 1 0 74LS00 74LS08 1 0 电源/地 3 2 1 0 74LS00 74LS08 1 0 +5V 地 功能脚设置 3 2 1 0 74LS00 74LS08 “1” “1” 接开关,设置为1 接输出 3 2 1 0 74LS00 74LS08 1 0 实验要求 搭建电路,进行实验的验证: 静态检查 4个109的CP引脚接“单脉冲”,逐个查看输出状态。 动态检查 4个109的CP引脚接“连续脉冲”,用示波器查看动态波形。 确认无误后写实验报告 完成之后检查方可离开 静态检查 单脉冲每按一下,输出就按照状态转换表进行状态变换。 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 0 0 0 0 动态检查 CP 1 2 3 4 5 6 7 8 9 10 11 12 13 线接好后 静态检查是否能按顺序计数; 接着连好动态的线,查看波形; 完成实验报告; 检查、签名后,拔线、关电脑后方可离开; 注意带走自己的东西(特别是垃圾),把椅子放回原位。 实验报告要求 实验目的 实验内容 实验设备 (含设备、所用器件)
显示全部
相似文档