同步十二进制的加减法计数器.pdf

百学须先立志。——朱熹

题目：设计一个同步十二进制的加减法计数器。要求X=1时为加法，X=0时为减法。

实验步骤：

第一步:根据设计要求，该电路是Moore型同步时序电路，它是按自然态序变化。画出同

步十二进制的加减法计数器的状态转换图如下所示：

00000

S0S1S2S3S4S

5

11111

0110

11111

S11S10S9S8S7S6

00000

第二步：状态编码。本电路是十二进制计数器，有12个不同的状态用S~S表示，且不能

011

n-1n

作状态化简。根据2N2，当N=12时，n=4，选触发器的个数n=4。

设S0000、S=0001、S=0010、S=0011、S=0100、S=0101、S=0110、S=0111、S=1000、

0=12345678

S=1001、S=1010、S=1011。

91011

状态编码图如下所示：

/Z

/0/0/0/0

00000001001000110100

/0/0/0/0

/1

/11011/1