同步进制加法计数器——数字电子技术,.doc

成 绩 评 定 表 学生姓名 班级学号 专 业 电子信息科学与技术 课程设计 题目 七进制同步加法计数器 序列脉冲发生器（1010101010） 评 语 组长签字： 成绩 日期 2012 年 月 日 课程设计任务书 学院 信息科学与工程学院 专业 电子信息科学与技术 学生姓名 学号 设计题目 同步七进制加法计数器 脉冲序列发生器（1010101010） 内容及要求： 1．利用触发器和逻辑门电路，设计七进制同步加法计数器,和脉冲序列发生器（1010101010）。 2．根据设计电路图进行连线进行验证。 3．在multisim环境下分析仿真结果，给出仿真波形图。 进度安排： 第15周： 1．指导教师布置课程设计题目及任务 2．课程设计指导教师就相关问题单独进行指导 3．查找相关资料并且进行电路的初步设计 第17周： 1．根据具体设计题目进行最后总体设计 2．课程设计指导教师就相关问题单独进行指导 3．利用实验平台进行课程设计的具体实验 4. 指导教师针对课程设计进行答辩 指导教师（签字）： 年 月 日 分院院长（签字）： 年 月 日 目 录 1.课程设计的目的·······················································2 2.计数器设计的总体框图···············································2 3.计数器设计过程······················································2 4.序列脉冲设计的总体框图·············································5 5.脉冲序列设计过程····················································5 6.设计的仿真电路图···················································10 7.设计的芯片原理图···················································11 8.实验仪器 12 9.总结与体会 12 10.参考文献····························································13 1课程设计的目的 1.加深对教材的理解和思考，并通过实验设计、验证正是理论的正确性。 2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。 3.检测自己的数字电子技术掌握能力。 2．计数器设计的总体框图 下图为同步七进制加法计数器示意框图 图 1 3．计数器设计过程 七进制同步加法计数器，无效态为：111 ①根据题意可画出该计数器状态图： 000 001 010 011 110 101 100 图 2 ②选择触发器，求时钟方程，画出卡诺图。 a.触发器：JK边沿触发器三个 b.时钟方程：由于是同步计数器，故CP0=CP1=CP2= CP c.卡诺图如下： 七进制同步加法计数器次态卡诺图： QQ 001 010 100 011 101 110 XXX 000 Q 00 01 11 10 0 1 图 3 次态的卡诺图 QQ 0 0 1 0 1 1 X 0 Q 00 01 11 10 0 1 图 4 次态的卡诺图 QQ 0 1 0 1 0 1 X 0 Q 00 01 11 10 0 1 图 5 次态 的卡诺图 QQ 1 0