位的十进制加法计数器的VHDL语言.doc

三位的十进制加法计数器的VHDL语言 --VHDL程序如下： LIBRARY ieee; UsE ieee.std_logic_1164.all; ENTITY cnt1000 Is PORT ( clk : IN STD_LOGIC; clr : IN STD_LOGIC; en : IN STD_LOGIC; count : OUT INTEGER RANGE 0 TO 999; co :OUT STD_LOGIC); END cnt1000; ARCHITECTURE a OF cnt1000 Is SIGNAL s : INTEGER RANGE 0 TO 999; BEGIN PROCESS (clk, clr) BEGIN IF clr = 0 THEN s = 0; ELSIF (clkEVENT AND clk = 1) THEN IF en = 1 THEN IF s999 THEN s = s + 1; ELSE s=0; END IF; ELSE s = s; END IF; IF s = 999 THEN co =1; ELSE co =0; END IF; END IF; END PROCESS; count = s; END a; 摘　要: 根据教学实践, 介绍了VHDL 硬件描述语言进行工程设计的优点。他既是一种与实际技术相独立的语言, 不 束缚于某一特定的模拟程序或数字装置上, 也不把设计方法强加于设计者, 他允许设计者在其使用范围内选择工艺和方法, 描述能力极强, 覆盖了逻辑设计的诸多领域和层次, 并支持众多的硬件模型; 也是一种在数字电路教学中全新的理论联系 实际的教学方法和全新的培养学生实际动手能力的有效工具。同时简要地说明VHDL 硬件描述语言的支撑软件 M ax+ Plus。并结合实例详细阐明VHDL 语言在M ax+ Plus 软件的环境下对数字电路的设计、应用方法及使用时需注 意的几个方面事项。 关键词: VHDL; M ax+ Plus; 器件配置; EDA 中图分类号: TP312　　　　　文献标识码: B　　　　　文章编号: 1004 373X (2005) 12 093 03 1 1 1 1 1 1 　　电子设计自动化 (EDA) 的关键技术之一是要求用形 (3) VHDL 语句的行为描述能力和程序结构决定了 式化方法来描述数字系统的硬件电路。VHDL 硬件描述语 他具有支持大规模设计的分解和已有设计的再利用功能。 言在电子设计自动化中扮演着重要的角色, 他是EDA 技 符合市场需求的大规模系统高效、高速地完成必须有多人 术研究的重点之一。有专家认为, 在新的世纪中, VHDL 甚至多个代发组共同并行工作才能实现。 语言将承担起大部分的数字系统设计任务。作为以工科为 (4) 对于用VHDL 完成的一个确定的设计, 可以利用 主的普通高等院校开设“EDA 技术使用教程”课程已势在 EDA 工具进行逻辑综合和优化, 并自动的将VHDL 描述 必行。为此, 笔者着重介绍VHDL 语言在M ax+ Plus 环 设计转变成门级网表。 对设计的描述具有相对独立性 设计者可 境下对数字电路的设计、应用方法及使用时需注意的几个 (5) VHDL , 以不懂硬件的结构 也不必管理最终设计实现的目标器件 方面事项。 , 是什么, 而进行独立的设计。 1　VHDL 进行工程设计的优点 2　VHDL 语言的软件运作基地 Max+ Plus 简介 (1) 与其他的硬件描述语言相比, VHDL 具有更强的 是 提供的 开发集 行为描述能力, 从而决定了他成为系统设计领域最佳的硬 M ax+ Plus A ltera FPGACPLD 成环境, 是世界可编程逻辑器件供应商之一。 件描述语言。 A ltera 界面友好 使用便捷 被誉为业界最易用易 (2) VHDL 丰富的仿真语句和库函数, 使得在任何大 M ax+ Plus , , 学的 软件。从图1 可清晰了解到 + 提供 系统的设计早期就能查验设计系统的功能可行性, 随时可 EDA M ax Plus 了一种与结构无关的设计环境, 使设计者能方便地进行设 对设计进行仿真模拟。 计输入、快速处理和器件编程。他包括设计输入编辑、编 收稿日期: 2005 02 28 译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延 93 6　结　语 用 语言实现数字电路的设计过程 是一个以 VHDL , 软件设计为主, 器件配置相结