二十进制加法计数器电路的设计.doc

新疆大学 课 程 设 计 报 告 所属院系：电气工程学院 专 业：电气工程 课程名称：电子技术B课程设计 设计题目：20进制加法计数器电路的设计 班 级：电气10-4班 学生姓名：克依斯尔.卡合曼 学生学号：20102101454 指导老师: 王红琳 努尔买买提 完成日期：2014.01.13 —2014.01.20 课程设计题目：20进制加法计数器电路的设计 要求完成的内容：自行设计一20进制加法计数器电路，可选择与门、或门、 与非门及触发器电路等实现。 （1）了解EDA技术的概念、发展及应用。 （2）掌握VHDL语言的基础知识，熟悉在数字电路系统设计中VHDL程序设计。 （3）学习MAX+PLUSⅡ软件的应用方法。 （4）应用EDA技术的设计方法完成（采用原理图和文本法两种方法实现）， 并在MAX+PLUSⅡ软件上仿真。 （5）需在实验室搭建电路验证并请认真按格式完成课程设计报告。 主要收获体会与存在的问题： 收获：这次课程设计我受益匪浅。在摸索该如何设计电路使之实现所需功能的 过程中，不尽培养了我的设计思维，也让我体会到了设计电路的艰辛。而且通过这 次设计我学会了新的软件，VHDL语言和EDA技术，这让我在知识方面有了更进一步 的提升。 存在问题：在这次设计中我们遇到的主要问题就是对MAX+plus II软件功能的 不理解。导致了用MAX+plus II软件画原理图和求出输出波形是出现了错误，因而 画来画去交报告时间推迟了好多。 指导教师评语： 按设计任务书要求完成规定设计任务；综合运用知识能力和实践动手能力较强，软件设计方案 较合理，实验效果较好；设计成果质量较高；设计态度认真，有一定的独立工作能力，并具有 较好的团队协作精神。设计报告条理清晰、论述正确、图表较为规范、符合设计报告文本格式 要求。该生思路清晰、论点基本正确、对设计方案理解较深入，主要问题回答基本 正确。 评定成绩为： 指导教师签名： 年 月 日 20进制加法计数器电路的设计 1．设计目的 （1）了解EDA技术的概念、发展及应用。 （2）掌握VHDL语言的基础知识，熟悉在数字电路系统设计中VHDL程序设计。 （3）学习MAX+PLUSⅡ软件的应用方法。 （4）应用EDA技术的设计方法完成（采用原理图和文本法两种方法实现），并在MAX+PLUSⅡ软件上仿真。 （5）需在实验室搭建电路验证并请认真按格式完成课程设计报告。 2．设计内容 maxplus2 MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计，使用MAX+PLUSII，从设计输入到器件编程完毕，用户拿到设计好的逻辑电路，大约只需几小时。设计处理一般在数分钟内完成。特别是在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发软件，特别适合初学者使用。 EDA技术就是依靠功能强大的电子计算机，在EDA 工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、优化、仿真，直至下载到可编程逻辑器件CPLD/FPGA或专用集成电路ASIC芯片中，实现既定的电子电路设计功能。 2.2 电路的分析 （1）创建电路 文本图： （3）20进制计数器的原理图： （4）原理图输出波形图： 可见当LD信号为“1”是不管CLK信号是什么都不工作。只要LD为“0”是才能正常工作。 文本原理图 其功能表如下： ????????????? 输入 ???? 输出 MR P3 P2 P1 P0 Q3 Q2 Q1 Q0 ?1 ?× ?× ?× × × × × 0 0 0 0 ?0 ?0 ?× ?× d c b a d c b a ?0 ?1 ? ?1 × × × × ??? 加计数 ?0 ?1 ?1 ? × × × × ??? 减计数 利用MAXPLUS2仿真软件完成了20进制加法计数器原理图及波形仿真，仿真结果与预期相符，实现了20进制的加法。这个软件快捷方便，功能强大。