《EDA技术实用教程》主要特点课件.ppt

EDA实验的3个层次 1、逻辑行为的实现 （特点：非EDA技术及相关器件也能实现，无法体现EDA技术的优势） 2、控制与信号传输功能的实现（特点：必须使用EDA技术才也能实现，能体现EDA技术的优势， 是电子设计竞赛赛题最有可能出题的功能范围，值得重视！） 3、算法的实现（特点：使用硬件方式取代由传统CPU完成的许多算法功能，实现高速性能） 主要包括原数字电路中的实验项目，如：简单译码器、简单计数器、红绿交通灯控制、表决器、显示扫描器、电梯控制、乒乓球游戏、数字钟表、普通频率计、等等纯逻辑行为实现方面的电路的设计，时钟频率低。 如：高速信号发生器（含高速D/A输出）、PWM、FSK/PSK、A/D采样控制器、数字频率合成、数字PLL、FIFO、RS232或PS/2通信、VGA显示控制电路、逻辑分析仪、存储示波器、虚拟仪表、图像采样处理和显示、机电实时控制系统、FPGA与单片机综合控制等电路的设计。 如：离散FFT变换、数字滤波器、浮点乘法器、高速宽位加法器、数字振荡器、DDS、编码译码和压缩、调制解调器、以太网交换机、高频端DSP（现代DSP）、基于FPGA的嵌入式系统、SOPC/SOC系统、实时图象处理、大信息流加解密算法实现等电路的设计，嵌入式ARM、含CPU软核Nios的软硬件联合设计。时钟频率一般在50MHz以上 DSP设计新工具-DSP Builder(1) Altera公司DSP Builder，支持Altera公司超大规模FPGA，整合了整个DSP设计与实现的流程。主要包含： 1、MATLAB/Simulink仿具库支持、 2、Simulink模型到VHDL的设计转换支持、设计的VHDL综合、 3、ModelSim VHDL仿真库支持、 4、FPGA的后端布局布线。 通过Signal Compiler，DSP Builder将MATLAB/Simulink系统仿真、 VHDL综合器、Quartus II工具紧密结合在一起，大大简化了DSP的设计与 实现流程，具有划时代的意义。 DSP设计新工具-DSP Builder(2) DSP Builder提供了从MATLAB/Simulink、VHDL综合、VHDL仿真、FPGA实现的统一的库支持。使仿真验证与设计最大程度的简化。 DSP Builder支持完全基于IP Core的设计。除了数字信号处理所需要的绝大多数的Core之外，还支持Altera公司的其它MegaCore，使设计更为容易。 支持的MegaCore如下： ◇ FFT Compiler ◇ FIR Compiler ◇ IIR Compiler ◇ NCO Compiler ◇ Reed-Solomon Compiler ◇ Symbol Interleaver/Deinterleaver ◇ Viterbi Compiler 现代DSP设计技术-DSP Builder设计流程 系统设计、系统仿真 Matlab/Simulink 将设计转换为HDL Signal Compiler HDL逻辑综合 Synplify/Leonardo Spectrum FPGA实现 Quartus II 现代DSP设计技术-Matlab/Simulink(1) Simulink 系统建模、仿真 现代DSP设计技术-Matlab/Simulink(2) 系统仿真结果 现代DSP设计技术-Signal Compiler(1) Signal Compiler ◆设计转换 ◆综合 ◆编译/布局布线 转换为VHDL VHDL综合 Quartus II编译 现代DSP技术-Signal Compiler(2) Signal Compiler ◆设计转换 ◆综合 （后台调用） ◆编译/布局布线（后台调用） RF射频转换 IF数字中频处理 宽带天线 宽带A/D D/A转换 IF数字中频处理 调制 解调 数字流处理 用户网络/数字接口 数字流处理 软件无线电 窄带A/D D/A/用户终端 用户 射频 中频 基带 控制协议 全部数字化处理 基站天线 系统设计文件 + 嵌入式逻辑分析仪核 嵌入式逻辑分析仪应用 应用系统上的FPGA PC机 通过“PS”口或“JTAG”口向FPGA下载 通过“JTAG”口将FPGA中的实时信号送往PC机显示 JTAG端口 FPGA的两种常用的 标准下载配置技术 1、Passive Serial Mode 3、JTAG Mode 2、Active Serial Mode 此接口既可作编 程下载口，也可作 JTAG接口 ALTERA 的 ByteBlaster（MV）下载接口 封闭式实验