基于FPGA的verilog频率计设计.doc

电子科技大学

（基于FPGA的频率计设计）

题目：简易频率计的设计

指导教师：皇晓辉

姓名：张旗

学号：2905201003

专业：光电学院一专业

摘要

本文主要介绍了基于FPGA的简易多量程频率计的设计，使用硬件描述语言verilog来实现对硬件的控制，在软件ISE上实现编程的编译综合，在系统时钟48Mhz下可正常工作。该数字频率计采用测频的方法，能准确的测量频率在10Hz到100MHz之间的信号。使用ModelSim仿真软件对Verilog程序做了仿真，并完成了综合布局布线，通过ISE下载到Spartan3A开发板上完成测试。

关键词：FPGA，verilog，ISE，测频方法

Abstract

ThispapermainlyintroducesthesimplemorerangebasedonFPGAdesignoffrequencymeter，Usehardwaredescriptionlanguageverilogtorealizethecontrolofhardware，InthesoftwarerealizethecompilationoftheprogrammingISEoncomprehensive，Inthesystemclockcanworknormallyunder48Mhz。Thedigitalfrequencymeterfrequencymeasurementmethodused,canaccuratemeasurementfrequencyin10Hzto100MHzofsignalsbetween。UseModelSimsimulationsoftwareVerilogprogramtodothesimulation,andcompletedtheoveralllayoutwiring，ThroughtheISEdownloadedtoSpartan3Adevelopmentboardcompletetest。

Keywords:FPGA,Verilog,ISE,FrequencyMeasurement

目录

第一章 测量原理与方法

1.1 测频方法

1.2 测周方法

1.3 等精度测量法

1.4 放大整形电路

1.5 时基信号产生

第二章任务要求

第三章各模块功能及介绍

3.1分频器

3.2闸门选择器

3.3频率计数器

3.4锁存器

3.5扫描显示控制译码系统

第四章顶层电路及总体仿真

4.1顶层电路

4.2总体仿真结果

4.3测试结果

第一章：测量原理与方法

所谓“频率”，就是周期性信号在单位时间(秒)内变化的次数。若在一定的时间间隔T内计数，计得某周期性信号的重复变化次数为N，则该信号的频率可表达为：

f=N/T

所以测量频率就要分别知道N和T的值，由此，测量频率的方法一般有三种：测频方法、测周方法和等精度测量。

测频方法

这种方法即已知时基信号（频率或周期确定）做门控信号，T为已知量，然后在门控信号有效的时间段内进行输入脉冲的计数，原理图如下图所示：

首先，被测信号①(以正弦波为例)经过放大整形后转变成方波脉冲②，其重复频率等于被测信号频率。把方波脉冲②加到闸门的输入端。由一个高稳定的石英振荡器和一系列数字分频器组成了时基信号发生器，它输出时间基准(或频率基准)信号③去控制门控电路形成门控信号④，门控信号的作用时间T是非常准确的(由石英振荡器决定)。门控信号控制闸门的开与闭，只有在闸门开通的时间内，方波脉冲②才能通过闸门成为被计数的脉冲⑤由计数器计数。闸门开通的时间称为闸门时间，其长度等于门控信号作用时间T。比如，时间基准信号的重复周期为1S，加到闸门的门控信号作用时间T亦准确地等于1S，即闸门的开通时间——“闸门时间”为1S。在这一段时间内，若计数器计得N=100000个数，根据公式f=N/T，那么被测频率就是100000Hz。如果计数式频率计的显示器单位为“KHz”，则显示100.000KHz，即小数点定位在第三位。不难设想，若将闸门时间设为T=0.1S，则计数值为10000，这时，显示器的小数点只要根据闸门时间T的改变也随之自动往右移动一位(自动定位)，那么，显示的结果为100.00Khz。在计数式数字频率计中，通过选择不同的闸门时间，可以改变频率计的测量范围和测量精度。

测周方法

测周方法即：被测信号（频率或周期待测）做门控信号，T为未知量，做门控信号T，然