第2章组合逻辑电路.ppt

2.2常用的组合逻辑模块是指具有某种逻辑功能的中规模集成组合逻辑电路芯片。常用的有加法器、编码器、译码器、多路选择器、多路分配器和数字比较器等。一位加法器半加器全加器多位加法器串行进位加法器超前进位加法器一、加法器（实现二进制加法运算的电路）第63页，共129页，星期日，2025年，2月5日1.半加器（HalfAdder）两个1位二进制数相加不考虑低位进位。0001101100101001真值表函数式Ai+Bi=Si(和)?Ci(进位)第64页，共129页，星期日，2025年，2月5日逻辑图曾用符号国标符号半加器（HalfAdder）SiAiBi=1CiΣCOSiAiBiCiHASiAiBiCi函数式第65页，共129页，星期日，2025年，2月5日2.全加器（FullAdder）两个1位二进制数相加，考虑低位进位。Ai+Bi+Ci-1(低位进位)=Si(和)?Ci(向高位进位)1011---A1110---B+---低位进位100101111真值表标准与或式ABCi-1000001010011100101110111SiCiABCi-1SiCi0010100110010111---S高位进位←0第66页，共129页，星期日，2025年，2月5日卡诺图全加器（FullAdder）ABC01000111101111SiABC01000111101111Ci圈“0”最简与或式圈“1”第67页，共129页，星期日，2025年，2月5日逻辑图(a)用与门、或门和非门实现曾用符号国标符号ΣCOCISiAiBiCi-1CiFASiAiBiCi-1Ci≥1111AiSiCiBiCi-1≥1第68页，共129页，星期日，2025年，2月5日(b)用与或非门和非门实现≥1≥1111CiSiAiBiCi-1第69页，共129页，星期日，2025年，2月5日3.集成全加器TTL：74LS183CMOS：C661双全加器1234567141312111098C661VDD2Ai2Bi2Ci-11Ci1Si2Si1Ci-12Ci1Ai1BiVSS74LS183VCC2Ai2Bi2Ci-12Ci2SiVCC2A2B2CIn2COn+12F1A1B1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1COn+1第70页，共129页，星期日，2025年，2月5日在电路上如何实现两个四位二进制数相加？A3A2A1A0+B3B2B1B04.多位加法器（Adder）4.14位串行进位加法器特点：电路简单，连接方便速度低=4tpdtpd—1位全加器的平均传输延迟时间C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI第71页，共129页，星期日，2025年，2月5日4.2超前进位加法器4位超前进位加法器74LS283和串行进位加法器的比较令则当A、B中的第i位相加时，其进位输出Ci与和Si的表达式分别是？4位超前进位加法器74LS283的引脚图：第72页，共129页，星期日，2025年，2月5日进位输入是由专门的“进位逻辑门”来提供超前进位加法器使每位的进位直接由加数