组合逻辑电路7、8、9节.doc

4.7比较器 导读: 在这一节中，你将学习： 数值比较器的概念 一位数值比较器电路 集成数值比较器及应用 用来完成两个二进制数A、B大小比较的逻辑电路称为数值比较器，简称比较器。其比较结果有AB、AB、A=B 三种情况。 4.7.1 1位数值比较器 一位数值比较器是比较器的基础。它只能比较两个一位二进制数的大小，图4-57所示为一个一位二进制比较器，可以通过分析得到它的输出逻辑表达式为： ； ； 由输出逻辑表达得1位数值比较器的真值表如表4-24所示。 图4-57 1位二进制比较器 表4-24 1位数值比较器的真值表 A B L1(AB) L2(AB) L3(A=B) 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 由真值表可知，将逻辑变量A，B的取值当作二进制数，当A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。 4.7.2 集成数值比较器 多位数值比较器的设计原则是先从高位比起,高位不等时，数值的大小由高位确定。若高位相等,则再比较低位数,比较结果由低位的比较结果决定。常用的集成数值比较器有4位数值比较器74LS85，其功能表如表4-25所示，从表4-25中可看出： 表4-25 74LS85功能表 比 较 输 入 级 联 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 AB AB A=B AB AB A=B A3B3 A3B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 A3=B3 × × A2B2 A2B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 A2=B2 × × × × A1B1 A1B1 A1=B1 A1=B1 A1=B1 A1=B1 A1=B1 × × × × × × A0B0 A0B0 A0=B0 A0=B0 A0=B0 ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× ×　　×　　× 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 真值表中的输入变量包括八个比较输入端A3、B3、A2、B2、A1、B1 、A0、B0和三个级联输入端A＇B＇、A＇B＇和A＇=B＇。级联输入端是为了便于输入低位数比较结果，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器。3个输出信号　L1(A＞B)、L2(A＞B)、和L3(A＝B)分别表示本级的比较结果。 74LS85的逻辑图和引脚图如图4-58所示。 图4-58 74LS85的逻辑图和引脚图 4.7.3 集成数值比较器应用举例 数值比较器就是比较两个二进制数的大小，如果二进制数的位数比较多，就需将几片数值比较器连接进行扩展，数值比较器的扩展方式有并联和串联两种。图4-59为两片四位二进制数值比较器串联扩展为八位数值比较器。图4-60为五片四位二进制数值比较器并联扩展为十六位数值比较器。 图4-59 两片四位二进制数值比较器串联扩展 图4-60 五片四位二进制数值比较器并联扩展 自测练习 1．将二进制数A=1011和B=1010作为74LS85的输入，则其三个数据输出端L1(A＞B)为（ ），L2(A＞B) 为（ ）和L3(A＝B)为（ ）。 2．74LS85不进行级联时，其三个级联输入端A＇B＇、A＇B＇和A＇=B＇分别接（ ）电平。 3．参看图4-59，将二进制数AB为八位数值比较器的输入时，四位数值比较器C0的的三个数据输出端分别为（ ）；四位数值比较器C1的的三个数据输出端分别为（ ）。 4.8码组转换电路 导读: 在这一节中，你将学习： BCD码之间的相互转换 BCD码与二进制码之间的相互转换 格雷码与二进制码之间的相互转换 4.8.1 BCD码之间的相互转换 在第一章中我们学过BCD码分为有权码和无权码，有权码有8421BCD码、5421BCD码在