数电各章习题全解第5章习题作业.pptx

第5章时序逻辑电路习题作业:【5.1】【5.4】【5.6】【5.7】【5.16】建议练习：【5.5】【5.8】【5.11】【5.12】【5.13】练习作业实验

练习题图5-62题5.2图驱动方程状态方程输出方程【题5.2】分析图5-62给出的时序电路的逻辑功能。要求列出状态方程、输出方程，画出状态转换图，并检查电路自启动情况。FF1:D1=Q3FF2:D2=Q1FF0:D3=Q1Q2FF1:Q1*=Q3FF2:Q2*=Q1FF0:Q3*=Q1Q2Y=(Q1Q3)=Q1+Q3

FF1:Q1*=Q3能自启动000001011111110100101010/1/1/1/1/0/1/0/1Q3Q2Q1/Y状态转换图：FF2:Q2*=Q1FF0:Q3*=Q1Q2Y=(Q1Q3)=Q1+Q3

图5-63题5.3图驱动方程状态方程输出方程【题5.3】分析图5-63给出的时序电路的逻辑功能。要求列出状态方程、输出方程，画出状态转换图，并检查电路自启动情况。FF1:J1=Q2，K1=1FF2:J2=Q1，K2=1FF1:Q1*=Q2Q1FF2:Q2*=Q1Q2Y=Q2

状态转换图：000110/0/0/111/1Q2Q1/Y能自启动FF1:Q1*=Q2Q1FF2:Q2*=Q1Q2Y=Q2三进制加法计数器

图5-65题5.5图X=0时，为六进制。【题5.5】分析图5-65给出的计数器电路，说明当X=0和X=1时各为几进制，并画出相应状态转换图。74160的功能表见表5-13。100101000111100001100101Q3Q2Q1Q0同步置数法：X=0，译9，置4。100100100

同步置数法：X=1，译9，置2。0101Q3Q2Q1Q01001010011001X=1时，为八进制。01020304010001100010100000110111

【题5.8】同上题，要求使用同步置数端LD将集成十进制计数器74160接成八进制加法计数器，置入状态值可随意选择。同步置零法，译出状态为M-1。111000000

【题5.9】要求使用异步复位端RD将集成4位二进制计数器74161接成十三进制加法计数器，并标出进位输出端。可以附加必要的门电路。异步清零法，译出状态为M。10110

10【题5.10】同上题，要求使用同步置数端LD将集成4位二进制计数器74161接成十三进制加法计数器，置入的数值可随意选择。同步置数法：译15，置3。/1

图5-67题5.11图整体同步置零法，九十三进制。【题5.11】分析图5-67给出的计数器电路，要求画出状态转换图，说明这是多少进制的计数器。74160的功能表见表5-13。状态转换顺序为（十进制表示）：00→…→92转换图略整体同步置数法，9×16+2+1=147进制。【题5.12】若将图5-67中的74160改为74161，说明这是多少进制的计数器，并画出状态转换图。74161的功能表与表5-13相同。状态转换顺序为（十六进制表示）:00H→…→92H转换图略使用整体同步置0法，译出状态M-1【题5.13】利用两片集成十进制计数器74160接成二十四进制加法计数器。【题5.14】利用3片集成十进制计数器74160接成三十六进制加法计数器。两个3进制、一个4进制，串行进位法级联，即3×3×4=36进制。

整体清零法:译出状态M。【题5.15】利用两片集成4位二进制计数器74161接成三十进制加法计数器。=1×16+14

【题5.17】利用D触发器设计一个同步七进制加法计数器。状态转换图如下：画次态和输出卡诺图Q2*Q1*Q0*/C

Q2*Q1*Q0*/C总图拆分如下：输出方程：Q2*=Q1Q0+Q2Q1Q1*=Q1Q0+Q2Q1Q0Q0*=Q1Q0+Q2Q0=(Q2Q1)Q0C=Q2Q1

状态方程：驱动方程：DFF特性方程：FF2:Q2*=Q1Q0+Q2Q1FF1:Q1*=Q1Q0+Q2Q1Q0FF0:Q0*=Q1Q0+Q2Q0=(Q2Q1)Q0Qi*=DiFF2:D2=