工学数字电子技术基础时序逻辑电路.pptx

第六章 时序逻辑电路;6.1 概述;二、时序电路的一般结构形式与功能描述方法;可以用三个方程组来描述：;三、时序电路的分类;6.2 时序电路的分析方法;例：;6.2.2 时序电路的状态转换表、状态转换图、状态机流程图和时序图;二、状态转换图;三、状态机流程图（State Machine Chart）;四、时序图;例：;（4）列状态转换表： （5）状态转换图;*6.2.3 异步时序逻辑电路的分析方法;;;J1 = Q2n ，K1 = 1;2. 列状态转换真值表;0;　　电路构成异步六进制计数器，同时向高位送出一个负跃变的进位信号。;4. 画状态转换图和时序图;;6.3 若干常用的时序逻辑电路;例：用维-阻触发器结构的74HC175;二、移位寄存器（代码在寄存器中左/右移动）;器件实例：74LS 194A，左/右移，并行输入，保持，异步置零等功能;;扩展应用（4位 8位）;6.3.2 计数器;;;器件实例：74161;②同步二进制减法计数器 原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。 由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为： ;③同步加减计数器;a.单时钟方式 加/减脉冲用同一输入端， 由加/减控制线的高低电平决定加/减 器件实例：74LS191（用T触发器） ;b.双时钟方式 器件实例：74LS193（采用T’触发器，即T=1） ;2. 同步十进制计数器 ①加法计数器 基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。;能自启动;器件实例：74 160;②减法计数器 基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。 ;能自启动;③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 实例器件 单时钟：74190,168 双时钟：74192 ;二. 异步计数器;②异步二进制减法计数器 在末位-1时，从低位到高位逐位借位方式工作。 原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转;2、异步十进制加法计数器 原理： 在4位二进制异步加法计数器上修改而成， 要跳过 1010 ~ 1111这六个状态 ;器件实例：二－五－十进制异步计数器74LS290 ;三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。;1. N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法 ;例：将十进制的74160接成六进制计数器;例：将十进制的74160接成六进制计数器;;置数法 (a)置入0000 (b)置入1001;2. N M ①M=N1×N2 先用前面的方法分别接成N1和N2两个计数器。 N1和N2间的连接有两种方式： a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如74160的EP和ET） b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态;例：用74160接成一百进制;例：用两片74160接成一百进制计数器;②M不可分解 采用整体置零和整体置数法： 先用两片接成 M’ M 的计数器 然后再采用置零或置数的方法;例：用74160接成二十九进制;例：用74160接成二十九进制;[例 ] 由两片 CT74LS161 级联组成的四十二进制计数器。;四、移位寄存器型计数器 1. 环形计数器;2. 扭环形计数器 ;五、计数器应用实例 例1，计数器+译码器→顺序节拍脉冲发生器;例2，计数器+数据选择器→序列脉冲发生器 ;6.4 时序逻辑电路的设计方法;三、状态分配（编码） 1. 确定触发器数目。 2. 给每个状态规定一个代码。 （通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型 求出状态方程，驱动方程，输出方程。 五、画出逻辑图 六、检查自启动;6.5.2 同步时序逻辑电路设计举例;(2) 列出状态转换编码表。;(3) 确定触发器类型，求输出方程、状态方程和驱动方程。;输出方程为;　　为了使计数器能自启动，需要对原方案进行如下修改。;(5) 根据驱动方程和输出方程画逻辑图。;例：设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。;三、状态分配 取n=2，令 的00、01、10为 则， ;四、选用JK触发器，求方程组 五、画逻辑图 ;六、检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到： ;6.