第5章　时序逻辑电路 数字电子技术基础电子教案（周良权3版）.ppt

时序电路的一般方框图如下： 时序电路分析过程示意图 2、列状态转换表 3.画状态转换图 4.画时序图: 一、由RS触发器构成的寄存器 二、由D触发器构成的寄存器 由JK触发器构成的右移移位寄存器，该电路与上述电路功能相同。 3. 应用举例 计数器的作用与分类 5.4.1 异步计数器 5.4.2 同步计数器 (二) 利用同步置 0 功能构成 N 进制计数器 数字钟电路 采用集成计数器电路组成基础的数字钟电路： 电路结构由秒时基信号发生器；60“秒”、60“分”、24“小时”的分频电路；译码/驱动/LED数码管显示电路以及0秒、分、小时校正电路等组成。 4518双十进制计数器逻辑功能表 × 0 × 0 0 0 不 变 1 0 1 0 加 法 计 数 0 0 全0 × × 1 Q4 ~ Q1 EN CL R 输 出 输 入 交通信号灯控制电路 交通信号灯绿黄红显示图即其时序如图所示，现将南北和东西通道绿、黄、红灯的显示时序分别用代号1A、1B、1C和2A、2B、2C表示。 显示图 时序图 交 通 信 号 灯 显 示 控 制 电 路 电路图 一、设计步骤如下：(供参考) 根据要求确定方案,进行必要的论证。 根据已确定方案选择器件,选择器件的种类、 型号要从功能、指标参数和价格等方面考虑。 画出逻辑图。 进行安装调试，具体问题具体处理，必要时可 修改原设计。 5.6集成时序逻辑电路应用设计举例 [例]试设计一个从1到99分频的可调分频电路。 解： ⑴ 确定方案 根据命题对电路功能的要求，所选主要集成 逻辑器件应是计数器（分频器）。 本题应满足的最大分频能力是99,故采用两片 十进制计数芯片可以满足。分频倍数的设置 可由计数过程中输入脉冲与进位（借位）信 号的关系来决定。 ⑵ 选择器件。 选择两片74LS192同步十进制可逆计数器。为了 改变置入数据，再选两只8421BCD码拨码盘和８只 3.3kΩ电阻,另外还要选一片7404反相器,以将借 位信号送给置数使能端。 ⑶ 画出电路逻辑图。 1～99分频电路逻辑图如下： 内部开关接通时，置入数据为1，断开时为0 反相器G：①将BO的脉冲由负变为正脉冲并输出。 ②当BO结束时,将由0到1的正跳变变为由1 到0的负跳变,满足置数使能端的置数,使电路往复不停地工作。 [例]某工厂厂区有50盏路灯，试为该厂配电值班室设计一个路灯巡回检测电路，要求每盏灯每次检测半分钟。电路要实时显示被测灯的序号，有灯损坏要显示出来并显示出已损坏灯的序号，在每盏灯的回路中串联一采样电阻，由电阻向检测电路提供信号，灯好时检测电路输出5V电压,灯坏时电压为零。 巡检电路方框图 解: ⑴ 确定方案。 根据设计要求必须有计数分频电路，以实现定时半分钟检测一盏灯，还应通过计数显示被测灯的０～49序号,为了能依次检测50个灯信号，由数据选择器每半分钟选通一个通道,选择器的地址信号应由时钟脉冲周期为半分钟的6位二进制计数器产生（26=64＞50＞25=32）,系统还应包含工作电源。 器件名称 器件型号 数量 74LS90 二-五-十进制计数器 4位二进制计数器 十进制计数器 七段显示译码器 16选1数据选择器 双4选1数据选择器 集成稳压电路 与非门 74LS163 74LS160 74LS47 74LS150 74LS153 W7805 54LS10 4 2 2 2 4 1 1 2 ⑵ 根据系统框图各部分的要求,选择的主要器件如下： 限幅整形 依次构成五、十、六和五分频电路，最后获得周期为30s的频率的信号。 高位输出端为两个，低位输出端为四个。总共构成了6位地址码 画出逻辑电路图 （3） 两组计数器均构成五十进制计数器，且采有CR清零端反馈清零法清零。 上页的电路图由半分钟脉冲信号发生、6位地 注释 址码产生器、灯序号计数译码显示器组成。 由于74LS163是同步清零，故清零输出代码取用 (49)10的二进制代码(110001)2，当计数达此值时, 计数器在下个时钟脉冲到来时返零。 74LS160是异步清零其清零输出代码取用(50)10 而的8421BCD码为(0101 0000)BCD,在计数值达 到50瞬间，产即清零，显示全零，这使两组计数 和显示值完全对应。 一级由四片74LS150 16选1数据选择器构成，其输入地址码均为A3～A0 二级由74LS153双4选1数据选择器组成，地址码为A5A4 注释 上页的电路图由两级选择器电路组成。 由发光二极管LED作为路灯损坏指示，如 有某路路灯损坏，则该路输入数据