《数字电子技术基础》第5章.时序逻辑电路.ppt

图5.5.19（a）是中规模计数器74293逻辑符号，有公共复位端R01和R02，相与之后连接到4个触发器的异步复位端，74293有两个时钟输入端CP0和CP1。 内部有一个二进制计数器，时钟从CP0进，在Q0输出,还有一个异步五进制计数器，时钟从CP1进，在Q3Q2Q1输出，如图5.5.20（b）所示。 图5.5.19 74293异步计数器 5.5 集成计数器 5.5.2 异步计数器 1.异步计数器74293/74290 1）置9 2）复位 3）计数 5.5 集成计数器 4290/74293通过不同的连接获得任意模计数器、得到所需的任意编码状态。 图5.5.21的Q0接到CP1，时钟从CP0引入，计数器从Q3Q2Q1Q0输出,按8421码计数。 图5.5.22的连接方法与图5.5.21基本相同，但采用的芯片不同，最终的结果大不相同。 5.5 集成计数器 1.异步计数器74293/74290 图5.5.21 M=5计数器电路 图5.5.22 M=6计数器电路 5.5 集成计数器 （1）将电路中使用到的芯片通过查找数据手册，掌握逻辑功能。如果考虑匹配、抗干扰等其他因素，还要了解其电气特性。 （2）将电路进行模块划分，找出时序电路模块、组合电路模块和基本逻辑门组成的小规模电路模块。 （3）逐级根据输入条件分析其和输出信号的逻辑关系，确定电路的整体逻辑功能。 5.6 基于MSI时序电路的分析和设计 5.6.1 基于MSI时序电路的分析 例5.6.2 图5.6.2给出了具有MSI组合芯片和时序芯片的综合逻辑电路。CC4010是CMOS驱动TTL的6路缓冲器，驱动8路输出需要两片。编程数据为X6X5X4X3X2X1X0，输入时钟脉冲源选用163840Hz，输出信号在74160的进位输出。试叙述电路工作原理，并说明74273输入正脉冲信号的作用。 解：（1）图5.6.2电路可划分为4个功能电路大容量计数器（A）、寄存器（B）、选择器（C）和10进制计数器(D)。 （2）模块A是1片大容量的CMOS计数器CC4060，可将输入信号163840 Hz分成最小频率10 Hz和最大频率10240Hz引出10个输出。CC4010是为了CMOS芯片驱动TTL芯片中间设置的缓冲器，引出10~2560 Hz共8个频率在缓冲器CC4010输出。 模块D是1片74160，连接成同步预置的8421BCD码计数器。可通过数据预置端预置数据，即D3D2D1D0=Q3Q2Q1Q0，使计数器成为模2～10可变计数器。 5.6 基于MSI时序电路的分析和设计 模块B是1片寄存器74273，当74273时钟脉冲输入端给一个正脉冲信号时，输入数据端的预置数据X0X1X2X3X4X5X6送到输出Q0Q1Q2Q3Q4Q5Q6。其中Q0Q1Q2Q3连接到74160的数据预置端，起到编程模块D中计数器模的作用。Q4Q5Q6连接到模块C的地址控制端A0A1A2。 模块C是1片8选1数据选择器74151。由寄存器的输出Q4Q5Q6控制A0A1A2，选择10～2560Hz其中之一信号频率作为输出，作为模块D的时钟脉冲信号。 （3）综合各个模块功能，给寄存器74273编程数据X0～X6，将输入脉冲信号按预定要求进行分频输出，得到1～1280Hz共72个不同频率的矩形波。 5.6 基于MSI时序电路的分析和设计 5.6.1 基于MSI时序电路的分析 图5.6.2 例5.6.2电路图 5.6 基于MSI时序电路的分析和设计 根据给定的设计要求，思考总体电路。 （1） 根据子模块的功能，进行子功能模块设计。 （2） 将各个子功能模块电路逐级或反馈连接，画出整体电路。仔细检查电路的正确性，给定使用条件。 （3） 5.6 基于MSI时序电路的分析和设计 5.6.2 基于MSI时序电路的设计 本章小结 时序电路的最基本单元是触发器，即由触发器可以构成小规模的寄存器和计数器时序电路，将寄存器或计数器按不同方式集成在一个芯片内构成了中规模寄存器和计数器。 中规模寄存器和计数器种类繁多，可按容量、模式、同步时序电路和异步时序电路、同步复位和异步复位、同步预置和异步预置、8421码和BCD码，双向移位和单向移位、加计数和可逆计数等特点来选择，也可以综合上述条件选择或替换芯片。 因为中规模集成电路引脚固定，内部逻辑固定，所以通过手册查找逻辑符号和功能表，了解电路的正确使用方法。故掌握用中规模集成电路设计时序电路，需要读懂集成电路逻辑符号和功能表。如果考虑电压、电流匹配，抗干扰性能，功耗等因素，还需要掌握集成电路的电气性能。 第5章 时序逻辑电路 本章小结 设计同一电路