第2章 组合逻辑电路.ppt

数字逻辑基础 本章要求： 掌握组合逻辑电路的基本分析方法和一般设计过程 掌握常见逻辑模块的功能及其使用 掌握实际逻辑电路中冒险现象的形成原理及其防止 2.1 组合逻辑电路的分析 组合逻辑的结构： 组合逻辑的例：两种异或门结构 半加器 全加器 全加器的结构 常用组合逻辑模块 组合逻辑模块是一些基本的逻辑单元 熟悉组合逻辑模块的结构与功能，可以帮助分析复杂的逻辑结构 在设计逻辑电路时，可以从逻辑模块出发进行设计 译码器 将输入的某种代码（通常为二进制码），转换为事件或另一种代码输出的过程，称为译码。 转换为事件输出的译码器，是编码器的逆过程。 转换为另一种代码输出的译码器，根据两个代码之间的关系，可以有各种不同的译码器。 常见的译码器： 转换为事件输出的译码器：3-8译码器、等等。 转换为另一种代码输出的译码器：（LED）七段译码器、BCD译码器、等等。 3-8译码器（74LS138） 编码器 将输入信号（事件），用一个代码表示（输出）的过程，称为编码。 编码器有普通编码器和优先编码器两种。 普通编码器在同一个时刻只能允许有一个输入（单个事件）。 优先编码器允许多个事件同时发生，按照事先设定的优先级，确定输出代码。 8-3优先编码器 数据选择器 从多个输入逻辑信号中选出一个逻辑信号送到输出端的器件，也称为多路器。 一个数据选择器连接m个输入，由n个选择变量决定这m个输入中的哪一个被送到输出端。这里m = 2n。 2选1数据选择器 8选1数据选择器 2.2 组合逻辑电路的设计 基于门电路的设计 基本的设计方法。 基于组合逻辑模块的设计 利用组合电路模块实现主要功能，辅以门电路，结构比较简单。 运算电路设计 需要熟悉二进制运算的特点，采用迭代设计。 一、基于门电路的设计方法 例1 设计一个带控制端的3位输入代码检测电路。 当控制端P为0时，输入3并且6时输出为1； 当控制端P为1时，输入6时输出为1 。 要求完成最简设计。 例1的解：真值表 例1的解：利用卡诺图运算的方案 例2 例3 二、基于组合逻辑模块的设计方法 1、用数据选择器构成组合电路 2、用译码器构成组合电路 三、运算电路设计1、加法器 迭代设计原理 具有串行进位的4位二进制加法器 加法器的超前进位 4位超前进位电路 配合超前进位电路的全加器迭代单元 带超前进位的4位加法器 利用加法器实现组合逻辑 2、减法器 二进制补码 一个包含符号位在内为n位的有符号二进制数，正数用原码表示，负数用补码表示。 正数和零：x = a；负数： 。其中a是该有符号数的绝对值。 补码的求法：绝对值按位取反再加1 多位减法器 3、乘法器 4、除法器 10101 商 0101 ） + 1011 加B的补码（减B） 100011 符号位=0，符号位进位=1（商=1） + 1011 够减，加B/2的补码（减B/2） 011100 符号位=1，符号位进位=0（商=0） + 0101 不够减，加B/4 100011 符号位=0，符号位进位=1（商=1） + 1011 加B/8的补码（减B/8） 011101 符号位=1，符号位进位=0（商=0） + 0101 不够减，加B/16 10010 符号位=0，符号位进位=1（商=1） 5、数字比较器 算术逻辑单元 算术逻辑单元（Arithmetic Logic Unit，简称ALU）是数字计算机中的一个核心运算部件。通常这个单元的输入被称为操作数，操作数可以是二进制数、十进制数或逻辑变量。进入ALU的操作数可以执行算术和逻辑运算。可执行的算术运算有两个操作数的加法（有进位和没有进位）、减法（有借位和没有借位）、单个操作数的加1、减1、以及数值比较等等；某些ALU还可以执行两个操作数的乘法、除法。可执行的逻辑运算一般均按位进行，有两个操作数的“与”、“或”、“与非”、“或非”、“异或”、“异或非”和单个操作数的“非”等等。 集成数字逻辑电