电工与电子技术12章_陶桓齐_课后习题答案..doc

第12章习题解答 12-1 已知由与非门组成的基本RS触发器和输入端、的波形如题图12-1所示，试对应地画出Q和的波形，并说明状态“不定”的含义。 题图 12-1 解： 12.2 已知可控RS触发器CP、R和S的波形如题图12-2所示，试画出输出Q的波形。设初始状态分别为0和1两种情况。 题图12-2 解： 12-3 在主从结构的JK触发器中，已知CP、J、K的波形如题图12-3所示，试画出Q端的波形。设初始状态Q=0。 题图12-3 解： 12-4 维持阻塞型D触发器的输入D和时钟脉冲CP的波形如题图12-4所示，试画出Q端的波形。设初始状态Q = 0。 题图12-4 解： 12-5 在T触发器中，已知T和CP的波形如题图12.5所示，试画出Q端的波形。设初始状态Q= 0。 题图12-5 解： 12-6 写出题图12-6所示电路的逻辑关系式，说明其逻辑功能。 题图12-6 解：逻辑关系为： 所以其功能为JK触发器。 12-7 如题图12-7所示的电路和波形，试画出D端和Q端的波形。设初始状态Q= 0。 题图12-7 解： 12-8 将主从型JK触发器转换为T触发器有几种方案？画出外部连线图。 解： 12-9 电路如题图12-9所示。画出Q0端和Q1端在六个时钟脉冲CP作用下的波形。设初态Q1=Q0= 0。 题图12-9 解： 12-10 用题图12.10(a)所给器件构成电路，并在示波器上观察到如图12.10（b）所示波形。试问电路是如何连接的？请画出逻辑电路图。 (a) (b) 题图12-10 解： 12-11 已知如题图12.11(a)所示电路的各输入端信号如题图12-11(b)所示。试画出触发器输出端Q0和Q1的波形。设触发器的初态均为0。 (a) (b) 题图12-11 解： 12-12 已知电路和时钟脉冲CP及输入端A的波形如题图12-12所示，试画出输出端、的波形。假定各触发器初态为1。 (a) (b) 题图12-12 解： 12-13 已知题图12-13(a)所示电路中输入A及CP的波形如题图12-13(b)所示。试画出输出端、、的波形，设触发器初态均为0。 (a) (b) 题图12-13 解： 12-14 电路如题图12-14所示，已知时钟脉冲CP的频率为2 kHz，试求Q0、Q1的波形和频率。设触发器的初始状态为0。 题图12-14 解：两个D触发器均连接为计数状态，故均可对输入时钟CP进行2分频。 的频率为： 12-15 分析如题图12-15所示电路的逻辑功能。 题图12-15 解：分别写出各触发器输入端的驱动表达式，列出状态转速表，得两个JK触发器组成一个四进制计数器。 12-16 某计数器波形如题图12-16所示，试确定该计数器有几个独立状态，并画出状态循环图。 题图12-16 解：该计数器有6个独立状态： 12-17 电路如题图12-17所示。假设初始状态= 000。试分析FF2、FF1构成几进制计数器？整个电路为几进制计数器？画出CP作用下的输出波形。 题图12-17 解：FF2、FF1构成3进进制计数器，整个电路为6进制计数器。 12-18 分析题图12-18计数器的逻辑功能，确定该计数器是几进制的？ 题图12-18 解：FF2、FF7、FF0构成5进制计数器。 12-19 同步时序逻辑电路如题图12-19所示，触发器为维持阻塞型D触发器。其初态均为0。试求：① 在连续七个时钟脉冲CP作用下输出端、和Y的波形； ② 输出端Y与时钟CP的关系。 题图12-19 解： ① ② 12-20 用二-五-十进制计数器74LS290构成如题图12-20所示计数电路，试分析它们各为几进制计数器？ (a) (b) 题图12-20 解：题图12-20（a）为6进制计数器， 题图12-20（b）为8进制计数器。 12-21 试用74161构成同步十二进制和二十四进制计数器。 解：（1）