2014数字逻辑与数字电路复习摘要.ppt

* 如何分析其功能？ CP Q4 Q3 Q2 Q1 Y 设初态为0000 异步时序电路的分析举例 十进制异步加法计数器， 该电路可自启动。 一、选择题 1、下列四个数中，最大的数是（ ） A、（AF）16 B、（001010000010）8421BCD C、2 D、（198）10 2、下列门电路属于双极型的是（ ） A、OC门 B、PMOS C、NMOS D、CMOS 3、对于同步RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ ） A、RS=X0 B、RS=0X C、RS=X1 D、RS=1X 4．一个8位串行数据，输入8位移位寄存器，时钟脉冲频率为1kHz，经过（ ）可转换为8位并行数据输出。 A．8ms B. 4ms C. 8μs D. 4μs 5．在下列一组数中，数值相等的数是（ ） 。 A. (88)10； B. (1010111)2 ；C. (130)8 ； D. (59)16 6．是组合逻辑电路的有（ ）和（ ） ；可组成时序逻辑电路的有（ ）和（ ） 。 A. 译码器电路； B. T触发器电路； C. 数据选择器； D. J，K触发器电路电路 7．逻辑函数Y=(AB+B)CD+(A+B)(B+C)的最简与或形式为（ ） 。 A. A+B+C； B. A+B+C ； C. A+B+C ； D. A+B+C 8．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 9．余3应的2421码为（ ）。 A B C D10．标准或-与式是由（ ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 11.实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。 A． 8 B. 9 C. 10 D. 11 12．一个4位的二进制减法计数器，由1111状态开始，经过10个时钟脉冲后，此计数器的状态为（ ） A.0101　 　 B.0100 C.0110　 D. 0111 13．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（ ）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 14．输出端可并联使用的门电路是（ ）。 A. TTL电路的三态输出门 B. TTL电路的OC门 C. 普通的CMOS门 D. CMOS电路的三态门 15．十进制数（24.5）10对应的8421BCD码是（ ）。 A．100100.0101 B.011000.1000 C.010100.1010 D. 011000.0101 16.一位8421BCD码计数器至少需要( )个触发器。 A.3 B.4 C.5 D.10 二、填空题 1．CMOS反相器是由 管和 管组成的互补电路。 2．TTL或非门多余输入端应＿＿＿＿,三态门的输出除了有高、低电平外，还有一种输出状态叫＿＿＿＿态 3．用四个触发器组成的计数器最多应有 个有效状态，若要构成十二进制计数器，最少用_____个触发器，它有 个无效状态。 4．JK触发器的特性方程是 QN+1= 。 5．正逻辑的或非门电路等效于负逻辑的______________电路。 6．n位触发器构成的环形计数器，也是一个_____分频电路。 7 ．TTL与非门的灌电流发生在输出______电平情况下，灌电流越大，则输出电平越_______ . 8.常用的组合逻辑电路有