《数字电路与数字逻辑》.pptx

三、行地址结构图10.6.5GAL16V8编程单元的地址分配移位寄存器与逻辑阵列与逻辑阵列PT63PT32PT31PT003132电子标签电子标签保留地址空间3359结构控制字6082位加密单元保留整体擦除616263SDOSDISCLK行地址

熔丝图0000??????1010……对应××××???××××××--???-×-×……共64行031

第七节现场可编程门阵列FPGA一、FPGA的基本结构1.CLB：2.IOB:分布于芯片中央，实现规模不大的组合、时序电路。分布于芯片四周，实现内部逻辑电路与芯片外部引脚的连接。3.IR：包括不同类型的金属线、可编程的开关矩阵、可编程的连接点。

4.SRAM:存放编程数据。图10.7.2FPGA内SRAM单元QQT读/写数据组态控制

图10.7.1FPGA的基本结构框图

(2)存储电路工作方式激励信号(1)组合逻辑电路XC2000系列的CLB(3)控制电路时钟信号CLK(同步)，或C、G(异步)。56%Option223%Option130%Option3二、CLB和IOB

图10.7.3XC2000系列的CLB电路

四变量的任意函数FGABCDQ(a)四变量任意函数

(b)2个三变量任意函数三变量的任意函数FGABCDQ三变量的任意函数ABCDQ

图10.7.4CLB中组合逻辑电路的3种组态(c)五变量任意函数三变量的任意函数FGABCDQ三变量的任意函数ACDQMUX

例用查询表方式实现2输入(A、B)，2输出(G、F)的组合逻辑电路。图10.7.5两变量通用逻辑模块的原理图

表10.7.1两变量通用逻辑模块的真值表输入输出ABF000(C2)011(C1)101(C0)110(C3)

2.XC2000系列的IOB图10.7.6XC2000系列的IOB

IR可编程连接点(PIP：ProgrammableInterconnectPoints)通用互连(General-PurposeInterconnect)(1)金属线直接互连(DirectInterconnect)长线(LongLine)(2)开关矩阵(SM：SwitchingMatrices)

图10.7.7XC2000内部的互连资源

图10.7.8XC2000的通用互连资源

图10.7.9开关矩阵每个引脚的连接选项

图10.7.10XC2000的直接互连线

图10.7.11XC2064的长线

第八节在系统可编程逻辑器件ISP-PLD低密度ISP-PLD组成工作方式正常工作方式诊断方式编程方式