北航本科数电教学课件（胡晓光版）（本科教学用）第6章 大规模集成电路--简化版.ppt

第六章 大规模集成电路 最常用的可编程逻辑器件 6-2 只读存储器(ROM) ROM分类 只读存储器ROM分类 ROM结构 ROM的工作原理 存储矩阵是一个“或”逻辑阵列 存储体或阵列可以画为： 地址译码：与阵列 PROM 8x4 ROM ROM的应用 2、字扩展 【例2】 电路图 【例4】 点阵图 4、字符发生器 6-4 可编程逻辑器件概述 集成化的PLA 【例】 用16x8 ROM存储 用PLA存储 点阵图 存入信息表的PLA PLA的特点 结构 6-5 通用阵列逻辑GAL 将表达式逻辑压缩(化简) 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 0 0 0 0 0 1 0 0 1 1 1 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 1 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 1 1 1 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 0 1 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 F7 F6 F5 F4 F3 F2 F1 F0 I3 I2 I1 I0 输 出 输 入 F0=I0 F1=0 F2=I1I0 F3=I2I1I0+I2I1I0 F4=I2I1I0+I3I2I0+I3I2I0 F5=I3I2I0+I3I2I1 F6=I3I2+I3I2I1 F7=I3I2I1 =P0 =P1 =P2+P3 =P4+P5+P6 =P5+P7 =P8+P7 =P7 P0=I0 P1=I1I0 P2=I2I1I0 P3=I2I1I0 P4=I2I1I0 P5=I3I2I0 P6=I3I2I0 P7=I3I2I1 P8=I3I2 F0=P0 F2=P1 F3=P2+P3 F5=P5+P7 F6=P8+P7 F7=P7 F1=0 F4=P4+P5+P6 PLA容量 与阵列: 8x9 或阵列:8x9 2N(输入数) M(输出数) P项数 总点数:144 I 0 I 1 I 2 I 3 I 0 I 1 I 2 I 3 P 0 P 1 P 2 P 3 P 4 P 5 P 6 P 7 P 8 P 0 P 1 P 2 P 3 P 4 P 5 P 6 P 7 P 8 F0 F1 F2 F3 F4 F5 F6 F7 P0=I0 P1=I1I0 P2=I2I1I0 P3=I2I1I0 P4=I2I1I0 P5=I3I2I0 P6=I3I2I0 P7=I3I2I1 P8=I3I2 F0=P0 F2=P1 F3=P2+P3 F5=P5+P7 F6=P8+P7 F7=P7 F1=0 F4=P4+P5+P6 F0F2F3F4F5F6F7F1 I0I1I2I3 P0 P1 P2 P3 P4 P5 P6 P7 P8 VCC 与阵列可编程 ROM的译码器是完全译码器。N个输入必然有2N个字。 PLA的地址译码器是非完全译码器。用户可编程形成P项(不是最小项) 。 非完全寻址。 非对