超大规模集成电路设计.ppt

Dr. Maq Chap 1 绪论 课程内容 Part 1 超大规模集成电路设计导论 CMOS工艺、器件/连线 逻辑门单元电路、组合/时序逻辑电路 功能块/子系统（控制逻辑、数据通道、存储器、总线） Part 2 超大规模集成电路设计方法 设计流程 系统设计与验证 RTL设计与仿真 逻辑综合与时序分析 可测试性设计 版图设计与验证 SoC设计概述 课程参考书 （仅适用于Part 1） 中文版 《现代VLSI设计——系统芯片设计》（原书第三版） [美]韦恩?沃尔夫 著 科学出版社 英文版 Modern VLSI Design: System-on-Chip Design, 3th by Wayne Wolf 绪 论 1. IC：从设计、制造、封装、测试到芯片产品 2. IC设计：设计流程及其EDA工具 集成电路（IC）的发明 1952年5月，英国科学家G. W. A. Dummer提出了集成电路的设想。 1958年TI公司Clair Kilby的研究小组发明了第一块集成电路，12个元件，锗半导体 第一块微处理器芯片 Intel公司, 1971年 4004中央处理器(CPU) 集成电路的发展：摩尔定律 由Gordon Moore提出（Gordon Moore是Intel的创立者之一） Moore’s Law：每个芯片上的晶体管数目，以指数形式增加，每18个月翻一番 摩尔定律：微处理器的发展 当前：超大规模集成电路(VLSI)时代 为什么采用VLSI：人们对电子系统的需要 功能要求越来越复杂：电路规模 性能要求越来越优良：速度、功耗 成本相对来讲最好低一点：尺寸 由于集成电路在电子系统中的核心作用，集成电路在系统功能、性能和成本中所起的作用是关键性的 集成电路的三个关键特性（功能要求定下来的前提下） 尺寸 速度 功耗 集成电路：从 Spec. 到芯片产品 集成电路：从 Spec. 到芯片产品 设计结果：芯片版图（Layout） 掩模版（光罩版、Mask）  晶圆制造 晶圆制造 从空白晶圆（Wafer）到图案化的晶圆 制造（1） 芯片制造的大致步骤 掩模版（光罩版、Mask）制作 对每层版图都要制作一层掩模版，实际是光刻工序的次数 除金属层外，一般CMOS电路至少需要20层以上掩模版 晶圆制造（光刻）（Wafer Manufacturing） 制造工艺的种类 Bipolar MOS（NMOS、PMOS） CMOS（当前主流工艺） BiCMOS 其它特殊工艺 制造（2） 制造工艺的发展趋势 特征尺寸越来越小：1, 0.8, 0.6, 0.5, 0.35, 0.25, 0.18, 0.15,0.13微米; 90, 65, 40, 28，20纳米 晶圆直径越来越大：4, 5, 6, 8, 12 英寸 率先用于数字IC，特别是DRAM和Flash等存储器电路 结果：规模越来越大，性能越来越高，单片制造成本相对越来越低 世界知名的制造厂（Foundry） 代工厂 TSMC、UMC、Charter、SMIC IDM Intel、Samsung、TI、ST 封装测试 封装（1） 先进行晶圆切割 (Sawing Wafer) 封装（2） 封装（3） 封装方式 DIP双列直插式 PLCC塑料有引线芯片载体 QFP塑料方型扁平式 PGA插针网格阵列 BGA球栅阵列 MCM、SIP的多芯片封装方式 我国知名的封装厂 长电 南通富士通 测试（1） 中测（晶圆测试、 Wafer Testing、CP测试）：晶圆制造完成后的测试 测试在制造过程中形成的故障 不能测试在封装过程中形成的故障（因为此时还没有封装），所以中测以后必须进行成测 可以在封装前测试出故障芯片，避免这部分故障芯片的封装费用，适用于封装费用比较昂贵的芯片。所以，封装费用低廉的芯片可以不经过中测 自动测试仪ATE（Teaster） ＋自动探针台ProbeStation 测试（2） 成测（成品测试、Final Testing 、FT）：芯片封装完成后的测试，需对每个芯片进行测试 测试在制造、封装过程中形成的故障 是必须经过的过程，但对经过中测的芯片可以相对简单 自动测试仪ATE ＋ 芯片自动分拣机（或称机械手）Handler 测试（3） 世界知名的测试仪器和设备 Advantest（爱德万） Teradyne（泰瑞达） Credence（科利登） Verigy（原Agilent 安捷伦半导体测试部门） 绪 论 1. IC：从设计、制造、封装、测试到芯片产品 2. IC设计：设计流程及其EDA工具 1）数字IC