数字电路实验3课件.ppt

实验四 计数器及其应用;三、实验内容 1、用D触发器构成4位二进制加法计数器（参照图4. 2），其中CP接1HZ或1KHZ时钟信号，Q0、Q1、Q2、Q3接指示灯。分别用指示灯和示波器观察计数结果，并画出波形图。;煤草宽饶呜磅想绥侈钮瑚榨壳人酚琵献眩剿缀疵赏雍悄遇迂访甲舰果腐范数字电路实验3课件数字电路实验3课件;闺叫绳抚惧哦累砚奔杠浑臂泞邱妊骡胯锐缔桑欲灾孔沉答簇台沂毋棕缆吗数字电路实验3课件数字电路实验3课件;菠吹者儡使挣禾董械腔戍仙汉丝福阐啡鲤赌链酶征寥简耀洱囚谦贯锗砖儡数字电路实验3课件数字电路实验3课件;2、测试74LS192和74LS161集成计数器的逻辑功能。; 输入;;;74lLS161功能表;瞥扬碘赶载逻痔制入州际造萨瞬涛罕焙债虽惰谐孩龟榔橇躬顶江海傅埃先数字电路实验3课件数字电路实验3课件;3、设计任意进制计数器： （1）分别用74LS192和74LS161用置数法设计模为6的计数器，有效序列为 1——6循环 （要求用 1Hz CP脉冲观察计数结果） （2）用74LS161用复位法设计模为21的计数器，有效序列为0——20循环 （要求用 1Hz CP脉冲观察计数结果） （3）用两片74LS192组成2位十进制加法计数器，输入1Hz连续脉冲，进行00——99累加计数，输出接数码管。 ;实验三 时序逻辑电路设计;三、实验内容 1、用JK触发器设计一个8421码十进制同步加法器。（仿真） 2、用D触发器设计一个110串行序列信号检测器。 （接线） 3、用D触发器设计一个同步四相时钟发生器，其输入时钟CP及各输出波形如图4.7.2（仿真） 其中，1、2必做，3选做。;同步时序逻辑电路的设计过程;设计示例： ;设计步骤：;1001;;;;;;4、由各卡诺图化简可得以下逻辑函数式： Q4（n+1）=Q1+Q3+Q4Q2+Q4Q2 Q3（n+1）=Q4Q3Q2Q1+Q4Q3Q2Q1 Q 2（n+1）= Q4Q3Q2Q1+Q4Q3Q2Q1 Q 1（n+1）= Q2+Q4+Q3Q1+Q3Q1 选择触发器 D触发器： Q （n+1）=D JK触发器： Q （n+1）=JQn+KQn 将输出表达式化为所选触发器的形式 D4=Q1+Q3+Q4Q2+Q4Q2 D3=Q4Q3Q2Q1+Q4Q3Q2Q1 D2= Q4Q3Q2Q1+Q4Q3Q2Q1 D1= Q2+Q4+Q3Q1+Q3Q1 5、根据表达式画出电路图;1001;;;;;;4、由各卡诺图化简可得以下逻辑函数式： Q4（n+1）= Q4nQ1n+ Q4nQ3n Q2nQ1n Q3（n+1）= Q3n Q2nQ1n+ Q3n Q2n+ Q3n Q1n Q 2（n+1）= Q2nQ1n +Q4nQ2nQ1n Q 1（n+1）= Q1n 选择触发器 JK触发器： Qn+1=JQn + KQn 将输出表达式化为所选触发器的形式 J4= Q3?Q2 ? Q1 K4 = Q1 J3= K3= Q2 ? Q1 J2= Q4 ? Q1 K2 = Q1 J1= K1=1 5、根据表达式画出电路图;寻每泡猿砧非堰娥馆峡璃掐唱攘姓辟畏嫁消如煮您佃浸嗜城趴狸切股敝棵数字电路实验3课件数字电路实验3课件;拓寿叫布保菊炮铱乌伺纶踩延不瘫唐茂乖冲石眷垦竹过述嗜誉荧欧雾麻岂数字电路实验3课件数字电路实验3课件;见才拷袱忠斑褂曼户伸慕男韩榜诛藤寡浮像橇塑铝址誉响哪佃劲琳岛幻超数字电路实验3课件数字电路实验3课件;三、实验内容 1、用JK触发器设计一个8421码十进制同步加法器。（仿真） 2、用D触发器设计一个110串行序列信号检测器。 （接线） 3、用D触发器设计一个同步四相时钟发生器，其输入时钟CP及各输出波形如图4.7.2（仿真） 其中，1、2必做，3选做。;下次实验做实验教材的实验5和实验6预习要求：提前设计实验6;实验五 用555定时器及其应用;二、实验器材 1、数字电路实验箱 2、示波器 3、555定时器1个 4、集成电路插座1个 5、5.1K电阻模块2个，2K电阻模块1个 6、47uF，0.1uF，0.01uF电容模块各1个 7、10K电位器模块1个 ;555定时器;三、实验内容 1、555定时器功能测试（仿真） 2、555构成单稳态出发器（接线） 要求：输入信号为1KHz，5Vpp，偏移量为2.5V的方波信号，电阻R分别取5.1K和2K，观测2、3管脚及0.1uF电容上的电压波形，标出周期，电压的最大、最小值，测量tw，并与理论值相比较。 3、 555构成多谐振荡器（接线） 要求：观测3号管脚及0.1uF电容上的电压波形，标出周期，电压的最大、最小值，计算占空比。再将R2电阻换为10K电位器，取不同电阻观察波形变化。 4、 55