数字电路课件_六.ppt

?时序电路的分析，首先按照给定电路列出各逻辑方程组、进而列出状态表、画出状态图和时序图，最后分析得到电路的逻辑功能。时序电路的设计，首先根据逻辑功能的需求，导出原始状态图或原始状态表，有必要时需进行状态化简，继而对状态进行编码，然后根据状态表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。 小 结 ?时序逻辑电路一般由组合电路和存储电路两部分构成。它们在任一时刻的输出不仅是当前输入信号的函数，而且还与电路原来的状态有关。时序电路可分为同步和异步两大类。逻辑方程组、状态表、状态图和时序图从不同方面表达了时序电路的逻辑功能，是分析和设计时序电路的主要依据和手段。 本章作业 P321 6.2.1 P321 6.2.6 P323 6.3.6 本章作业 P327 6.5.11 P328 6.5.14 作业3 试分析如图所示时序电路的逻辑功能。 * * * * * * * * * * (2)多功能双向移位寄存器 多功能移位寄存器工作模式简图 (a)工作原理 高位移向低位----左移 低位移向高位----右移 实现多种功能双向移位寄存器的一种方案(仅以FFm为例) S1S0=00 S1S0=01 高位移 向低位 S1S0=10 S1S0=11 并入 不变 低位移 向高位 (b)典型集成电路 CMOS 4位双向移位寄存器74HC/HCT194 74HCT194 的功能表 7 D3 D2 D1 D0 DI3* DI2* DI1* DI0* ↑ × × H H H 6 H × × × × ↑ H × L H H 5 L × × × × ↑ L × L H H 4 H × × × × ↑ × H H L H 3 L × × × × ↑ × L H L H 2 × × × × × × × L L H 1 L L L L × × × × × × × × × L DI3 DI2 DI1 DI0 左移DSL 右移DSR S0 S1 行 并行输入 时钟 CP 串行输入 控制信号 清零 输 出 输 入 ●计数器的分类 按脉冲输入方式，分为同步和异步计数器 按进位体制，分为二进制、十进制和任意进制计数器 按逻辑功能，分为加法、减法和可逆计数器 ●计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。 6.5.2 计数器 计数器的容量称为模，其状态数等于其模数 (1)异步二进制计数器---4位异步二进制加法计数器 ① 工作原理 1、二进制计数器 结论: 计数器的功能：不仅可以计数也可作为分频器。 如考虑每个触发器都有1tpd的延时，电路会出现 什么问题？ 异步计数脉冲的周期 T 》n tpd。（n为触发器个数） ②典型集成电路 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器在5V、25℃工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。 74HC/HCT393的逻辑符号 Q0在每个CP都翻转一次 Q1仅在Q0=1后的下一个CP到来时翻转 FF0可采用T=1的T触发器 FF1可采用T= Q0的T触发器 Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转 FF2可采用T= Q0Q1的T触发器 Q2仅在Q0=Q1=1后的下一个CP到来时翻转 FF3可采用T= Q0Q1Q2的T触发器 4位二进制计数器状态表 0 0 0 0 0 16 1 1 1 1 1 15 0 0 1 1 1 14 0 1 0 1 1 13 0 0 0 1 1 12 0 1 1 0 1 11 0 0 1 0 1 10 0 1 0 0 1 9 0 0 0 0 1 8 0 1 1 1 0 7 0 0 1 1 0 6 0 1 0 1 0 5 0 0 0 1 0 4 0 1 1 0 0 3 0 0 1 0 0 2 0 1 0 0 0 1 0 0 0 0 0 0 Q0 Q1 Q2 Q3 进位输出 电路状态 计数顺序 (2)二进制同步加计数器 ① 工作原理 4位二进制同步加计数器逻辑图 CE=0 保持不变 CE=1 计数 4位二进制同步加计数器时序图 输出状态比异步二进制稳定，且速度高 ②典型集成计数器74LVC161 2选1数据选择器 74LVC161逻辑功能表 CR的作用？ H H H H ↑ × × × × 计 数 # 输 入 输 出 清零 预置 使能 时钟 预置数据输入 计 数 进位 CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 TC L × × × × × × × × L L L L L H