数字电路课件_四.ppt

* * * 两位数值比较器逻辑图 FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B0) 3、集成数值比较器 74HC85 74HC85的引脚图 74HC85是四位数值比较器 ，其工作原理和两位数值比较器相同。 74HC85的示意框图 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 IAB IAB IA=B FAB FAB FA=B A3 B3 × × × × × × H L L A3 B3 × × × × × × L H L A3 = B3 A2 B2 × × × × × H L L A3 = B3 A2 B2 × × × × × L H L A3 = B3 A2 = B2 A1 B1 × × × × H L L A3 = B3 A2 = B2 A1 B1 × × × × L H L A3 = B3 A2 = B2 A1 = B1 A0 B0 × × × H L L A3 = B3 A2 = B2 A1 = B1 A0 B0 × × × L H L A3 = B3 A2 = B2 A1 = B1 A0 = B0 H L L H L L A3 = B3 A2 = B2 A1 = B1 A0 = B0 L H L L H L A3 = B3 A2 = B2 A1 = B1 A0 = B0 × × H L L H A3 = B3 A2 = B2 A1 = B1 A0 = B0 H H L L L L A3 = B3 A2 = B2 A1 = B1 A0 = B0 L L L H H L 4位数值比较器74HC85的功能表 用两片74HC85组成8位数值比较器（串联扩展方式） 4、集成数值比较器的位数扩展 输入: A=A7 A6A5A4A3 A2A1A0 B=B7B6B5B4B3 B2B1B0 输出: F B A F B A F B A = 高位片 输出 低位片 B3A3~B0A0 B7A7~B4A4 用74HC85组成16位数值比较器的并联扩展方式 B3A3~B0A0 B7A7~B4A4 B11A11~B8A8 B15A15~B12A12 输出 4.4.5 算术运算电路 半加器：不考虑低位来的进位的相加 全加器：考虑低位进位的相加 1、半加器和全加器 （1） 1位半加器（Half Adder） 半加器的真值表 逻辑表达式 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 B A B A S + = C = AB （2） 全加器（Full Adder） 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C0 S Ci B A 于是可得全加器的逻辑表达式为 你能用74HC151\74HC138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同? （1）串行进位加法器 如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器电路简单，但运算速度不高。 2、多位数加法器 0 （2）超前进位加法器 提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。 超前进位集成4位加法器74HC283 74HC283逻辑框图 74HC283引脚图 提高了运算速度 3、减法运算 在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。 若n位二进制的原码为N原，则与它相对应的2 的补码为 N补=2N ?N原 补码与反码的关系式 N补=N反+1 则 A ?B = A+B补?2n = A+B反+1?2n 1）A?B ? 0的情况 2）A?B 0的情况 结果表明，在A–B ? 0时，进位信号为1，所得的差就是差的原码。 A–B 0时，进位信号为0，所得的差是差绝对值的补码。 A=0101 ，B=0001 A= 0001 ，B=0101 1 0 1 0 0 0 1