桂林电子科技大学 微机原理课件D5.4.ppt

1．位（并联）扩充 用2片8K×8位的6264芯片扩充成8K×16位的芯片组。 将这两个芯片的地址线A12～A0分别对应连在一起，芯片对应的片选信号以及读／写控制信号也都分别连到一起，两个芯片只有数据线各自独立，一片作低8位（D7～D0），另一片作高8位（D15～D8）。也就是说，每个字长（16位）数据的高、低字节分别存储于两个芯片中，一次读／写操作同时访问两个芯片中的同地址单元。 BHE A0 访问数据 0 0 16位 0 1 高8位 1 0 低8位 1 1 禁止 BHE －数据总线高8位允许 本章要求 1.了解半导体存储器的分类及选用原则、现代微机存储器的分级组织结构。 2.熟悉半导体存储器的扩充方法及与CPU的连接，熟悉存储器地址的分析方法。 BE3 BE2 BE1 BE0 访问数据 0 0 0 0 32位 1 1 0 0 低16位 0 0 1 1 高16位 任意一个为0 8位 1 1 1 1 禁止 BE3～BE0 字节选通信号 例2、已知一微机系统CPU与RAM和ROM的连接图如下，试分析RAM和ROM的地址范围。 ROM CS RAM CS A15 M/IO A14 A13 A12 A11 A10～A0 D7～D0 解： ROM译码及寻址 A15A14A13A12A11A10A9……A0 地址 0 1 0 1 0 0 0 …… 0 5000H～ 0 1 0 1 0 1 1 …… 1 57FFH RAM译码及寻址 1 1 0 1 0 0 0 …… 0 D000H ～ 1 1 0 1 0 1 1 …… 1 D7FFH 5.4.4 16位微机系统中的存储器 在16位微机系统中，如Intel8086，需要用两个字节（2×8位）组成一个整字（16位），即占用两个字节地址组成一个字地址，故必须将8位存储器安排成两组存储体：即高位存储体和低位存储体，高位存储体的8位数据线连接微机系统的高8位数据线D15～D8，其地址码为奇数（也称奇存储体）；低位存储体的8位数据线连接微机系统的低8位数据线D7～D0，其地址码为偶数（也称偶存储体）。 以8086微机系统为例，其存储器接口原理图如图5.24所示 CPU有20根地址线A19～A0，16位数据总线D15～D0，可直接寻址1M字节的内存地址空间。因此，将1M字节的存储器地址空间分成两个512K字节的存储体： 偶存储体的8位数据线与8086CPU的低8位数据总线D7～D0相连，奇存储体的8位数据线与8086CPU的高8位数据总线D15～D8相连，CPU地址总线的A19～A1与两个存储体的地址线A18～A0相连，CPU的地址总线最低位A0与偶存储体的片选信号相连，CPU的总线高允许信号与奇存储体的片选信号相连。 用这种连接方法，当CPU的A0和BHE同时为0时，同时选中偶存储体和奇 存储体，可进行16位的数据访问；A0=0，BHE=1时，选中偶存储体，可进行低8位的数据访问；A0=1，BHE=0时，选中奇存储体，可进行高8位的数据访问；A0和同时为1时，不作存储器访问。 特点： 1）8086系统将1Mb的存贮空间分为2个512Kb的存贮体，一个存贮体用A0作为片选控制，称为偶存贮体，提供8086系统16位数据线的低8位数据；另一个存贮体用BHE作为片选控制，称为奇存贮体，提供高8位数据。 2）8086系统对存贮器的数据操作既可以16位（字），也可以8位（字节）。当进行16位数据读写时，若数据是对准的（从偶地址开始安排数据），则只需要1个总线周期完成；若数据未对准（从奇地址开始安排数据），则需要2个总线周期完成。而进行8位数据读写时，每次均要1个总线周期。 例如，有数据定义如下： DATA SEGMENT DAT1 DW 1234H；数据对准 DAT2 DB 20H； DAT3 DW 2000H；数据未对准 DATA ENDS 则执行： MOV