集成电路制造技术——原理与工艺（第3版）课件 6.2 CVD工艺原理.pptx

请先安装字体特殊字体双击安装安装后重启PPT主讲集成电路制造技术集成电路制造技术/某某某JI CHENG DIAN LU ZHI ZAO JI SHU ——原理与工艺第六章 化学气相淀积CVD工艺原理CVD工艺原理JI CHENG DIAN LU ZHI ZAO JI SHU CVD工艺原理2.1薄膜淀积过程 SiH4（H2） → Poly-Si + 2H2混合气体进入，气流是粘滞流，主气流区是层流，在硅片表面形成“边界层”；54321硅烷扩散穿过边界层到达衬底表面；在硅片表面硅烷及其分解的气态含硅原子团被吸附在硅片的表面，成为吸附分子；发生表面反应、生成的硅原子在硅片上聚集、连接成片、成膜；H2从衬底表面解吸，被排出反应器。 CVD工艺原理2.1薄膜淀积过程 CVD与VPE相似，也可分为气相质量输运和表面化学反应两过程。淀积工艺没有外延工艺要求严；淀积设备及其反应室形状种类更多，气流压力、流速范围更宽。在某些情况下反应室的气流可能出现紊流区。气相质量输运以扩散方式实现。气相质量输运过程：立式反应器 CVD工艺原理2.1薄膜淀积过程 表面化学反应过程：另外，CVD为了在较低温度下，激活并维持化学反应，而发展出的PECVD、LCVD、MWCVD等，分别是将电能、光能、微波能转化为化学能，这使得表面化学反应过程变得更加复杂。CVD工艺衬底温度较外延工艺低、淀积速率快，而且衬底表面可以不是单晶；表面反应生成的薄膜原子在衬底上聚集——成核，再连接成片、被覆盖——成膜，没有外延的规则排列过程或排列不完全，所以，淀积薄膜是非晶或多晶态。 CVD工艺原理2.2薄膜淀积速率及影响因素主气流区边界层薄膜 衬底1.生长动力学 CVD与VPE相似，也可分为气相质量输运和表面化学反应两过程。δhg =Dg/δ --气相质量输运系数Cg从Grove模型出发，用动力学方法分析化学气相淀积，推导出薄膜生长速率的表达式：Cs1气相扩散流密度Jg为：JsJgGrove模型CT主气流区单位体积气体分子总数 CVD工艺原理一表面化学反应系数表面反应流密度Js为：稳态时，两步骤的流密度应相等，则有：Jg=Js=J（分子数/min）设源的摩尔百分比为：可得：薄膜淀积速率：2???NSi=5×1022 cm-3 CVD工艺原理2.两种极限情况?Y一定时， G 由hg和ks中较小者决定如果hgks??称表面反应控制过程，对温度非常敏感 12如果hgks称气体质量输递控制，对温度不那么敏感??? CVD工艺原理较低温时：淀积速率与温度是指数关系：3.温度对淀积速率的影响kshg，淀积速率受表面化学反应控制；kshg，淀积速率受气相质量输运控制。温度较高时，对温度不太敏感，随着温度的上升，淀积速率变化不大。SiCl4+2H2 →ploy-Si+4HCl CVD工艺原理4.反应剂流量对淀积速率的影响反应剂流量增加淀积速率加快；?Q??反应剂流量低时，基于 Grove 模型推导的薄膜淀积速率公式与实验结果相吻合。CVD多晶硅淀积速率与硅烷气体流速关系 CVD工艺原理Grove模型的指导作用和局限薄膜淀积速率是质量输运控制的，对膜厚及其均匀性影响最大的是反应剂浓度，应确保气流速率及分布均匀；对温度控制要求不高。忽略了气态副产物从衬底解吸、扩散出边界层的影响；忽略了反应器室内温度梯度对气相物质输运的影响。薄膜淀积速率是表面化学反应控制的，对膜厚及其均匀性影响最大的是温度，应温度波动小且分布应均匀；对气流控制要求不高。在反应剂浓度较低时Grove模型和实测结果吻合得较好，浓度较高则不然。主要原因：一、 概述一级标题二级标题2.2离子注入相关理论基础1. 核碰撞三级标题四级标题四级标题字体：正文中文：思源黑体 CN Medium思源黑体 CN Normal 英文： Times New RomanCambria Math 基础字号：28 备注：封面为了效果更突出，用了思源宋体，如果不需要可以直接更换为思源黑体即可色调：请老师确认模板中使用的元素是否符合需求可用使用