《集成电路设计》Ch12 IC测试封装.pptx

第12章 集成电路测试和封装 12.1 集成电路在芯片测试技术 图12.1 美国Cascade Microtech公司的 射频和超高速芯片手动测试台实物照片 1 图12.2 美国Picoprobe公司生产的10针探头的实物照片 2 图12.3 美国Cascade Microtech公司生产的 GSG组合150μm间距微波探头照片 3 图12.4 美国Cascade Microtech公司 生产的一种探卡实物照片 4 12.2 集成电路封装形式与工艺流程 图12.5 常见的几种封装载体的实物照片 无引脚塑封PLCC 针栅阵列 5 图12.6 电路板上布孔焊接(a)和表面贴装(b) (a) Through-Hole Mounting (b) Surface Mount 6 (a) (b) (c) 图12.7 a)两边引线共烧陶瓷封装、 (b)四边布线两边引线共烧陶瓷 扁平封装 (c)小引线节距共烧陶瓷四方扁平封装 7 12.3 芯 片 键 合 图12.8 金（铝）丝绑定示意图 焊盘 衬底 芯片 金/铝丝 引脚 8 图12.9 芯片焊盘与QFP24载体上引脚关系示意图 9 图12.10 美国Georgia Tech公司在基板上形成 的直径32 mm、间距100 mm的凸点阵列 10 图12.11 倒装焊的剖面示意图 芯片 焊盘 凸点 连接层 衬底 11  倒装式连接技术具有如下优点： 1 ) 连接产生的寄生电感大大小于金属丝互接， 2 ) 芯片上的焊接盘可以遍布全芯片，而不是仅限于芯 片周边， 3 ) 由于几乎全部的衬底都能被IC覆盖，故封装密度较 高， 4 ) 具有更高的可靠性， 5 ) 焊接时，连接柱的表面张力会引起自我校正。 12 12.4 高速芯片封装 （a） （b） 图12.12（a）一个高速电路测试用PCB的版图 （b）整个测试盒的实物照片 13 12.5 混合集成与微组装技术  混合集成是将用不同衬底材料(硅、砷化镓、铌酸 锂等)集成电路与分立元件以最紧凑的方式安装在 另一种介质衬底板(陶瓷、聚乙烯等)上并封装成一 个模块。  微组装技术是20世纪90年代以来在半导体集成电 路技术、混合集成电路技术和表面贴装技术的基 础上发展起来的新一代电子组装技术。 14 图12.13 一个MCM的实物照片 15 12.6 数字集成电路测试方法 12.6.1 可测试性的重要性 12.6.2 测试基础 12.6.3 可测试性设计 16 12.6.1 可测试性的重要性  可测试性的3个重要方面是测试生成、测试验 证和测试设计。  数字集成电路芯片的测试分为两种基本形式： 完全测试和功能测试。 17 12.6.2 测试基础  测试矢量就是针对这些故障模型而产生的一 组测试信号。对每一个测试矢量，它包括了 测试输入和应有的测试输出。 在测试技术中要解决的问题主要有：故障模 型的提取、测试矢量的生成技术、电路的可 测试结构设计方法， 以及其他辅助测试技术。 18 12.6.3 可测试性设计 分块测试 可测试性的改善设计 内建自测试技术 扫描测试技术 19