《数字技术基础》课件_数字技术基础第六章.ppt

图6-13边沿触发J-K触发器逻辑电路第三节边沿触发J-K触发器图6-14边沿触发J-K触发器的逻辑符号第三节边沿触发J-K触发器功能描述当C=0时，无论J和K为何值，触发器状态保持不变。当C=1时，则有四种情况:①输入J=0、K=0时，不管触发器原来处于什么状态，触发器状态保持不变。②输入J=0、K=1时，若原来处于0状态，那么触发器状态保持0不变；若原来处于1状态，那么触发器状态置成0。所以只要J=0，K=1，那么触发器一定为0状态。③输入J=1、K=0时，若原来处于0状态，那么触发器状态置成1；若原来处于1状态，那么触发器状态保持不变。所以只要J=1，K=0，那么触发器一定为1状态。④输入J=1、K=1时，若原来处于0状态，那么触发器状态置成1；若原来处于1状态，那么触发器状态置成0。所以只要J=1，K=1，那么触发器次态一定与现态相反。具体如表6-10所示。第三节边沿触发J-K触发器JKQn+1功能说明00Q不变011置0100置111Q翻转表6-10边沿触发J-K触发器功能表第三节边沿触发J-K触发器状态表边沿触发J-K触发器状态转换表如表6-11所示。表6-11边沿触发J-K触发器状态表现态Q次态Qn+1JK=00JK=01JK=11JK=100001111010第三节边沿触发J-K触发器波形图边沿触发J-K触发器波形图如图6-15所示。图6-15边沿触发J-K触发器的脉冲波形图第三节边沿触发J-K触发器第四节主从式J-K触发器第四节主从式J-K触发器在许多数字电路中，不允许在一个存储器的输入端上的信息接收与输出端上的信息输出同时进行，这个信息输出必须稍后进行。这可以通过一个中间存储器来实现。一个主从式J-K触发器由两个J-K触发器构成。第一个触发器构成主触发器，而第二个是从触发器。主从式J-K触发器逻辑电路和逻辑符号逻辑电路如图6-16所示。图中虚线左边的触发器是主触发器，虚线右边接的是从触发器。用于第二个触发器的时钟脉冲的时间延迟是通过非门的取非和附加的信号传输时间来实现的。逻辑符号如图6-17所示。图6-16主从式J-K触发器的逻辑电路第四节主从式J-K触发器图6-17主从式J-K触发器的逻辑符号第四节主从式J-K触发器功能描述除了有短暂时间的中间存储之外，主从式J-K触发器与一个普通的J-K触发器没有区别，所以它的真值表和一个普通的J-K触发器相同，具体如表6-12所示。表6-12主从式J-K触发器功能表第四节主从式J-K触发器JKQn+1功能说明00Q不变010置0101置111Q翻转需要注意的是，当J=K=1时，每一个时钟脉冲将输出状态翻转为另一个状态。那么在每两个输入时钟脉冲之后输出端重新达到它的初始状态，人们常称之为二进制计数器或者2分频器。可以说，在J和K输入端上的信息接收是用时钟脉冲的上升沿（0→1）来实现的，而在输出端上的信息输出是用时钟脉冲的下降沿（1→0）来实现的，所以中间存储的时间等于时钟脉冲的持续时间。主从式J-K触发器一般以集成电路技术构成，这样电路花费较小。第四节主从式J-K触发器第五节T触发器第五节T触发器T触发器又称为计数触发器。把J-K触发器的J、K端连接在一起成为T输入端，就构成了T触发器。它是在CP的控制下具有保持和翻转功能的触发器。T触发器的逻辑电路和逻辑符号逻辑电路如图6-18所示。逻辑符号如图6-19所示。图6-18T触发器的逻辑电路第五节T触发器图6-19T触发器的逻辑符号第五节T触发器功能描述当C=0时，无论T为何值，触发器状态保持不变。当C=1时，则有两种情况：①当输入T=1时，不管触发器原来处于什么状态，触发器状态翻转。