7.1组合逻辑电路的分析7.2组合逻辑电路的设计7.3常用.pptx

第7章组合逻辑电路7.1组合逻辑电路的分析7.2组合逻辑电路的设计7.3常用的组合逻辑电路7.4组合逻辑电路中的竞争与冒险

加法器7.3.1加法器是算术运算电路中的基本运算单元，分为半加器和全加器两种。1.半加器两个1位二进制数相加，如果不考虑来自低位的进位，只是将两个1位二进制数进行求和的运算，称为半加，实现半加运算的电路叫做半加器。按照二进制加法运算规则可以列出半加器的真值表，如表7.5所示。

加法器7.3.1按照二进制加法运算规则可以列出半加器的真值表，如表7.5所示。加数A被加数B和数S进位数C0000011010101101由真值表可知:表7.5半加器的真值表

加法器7.3.1故，半加器的逻辑电路图和逻辑符号如图7.5所示。图7.5半加器的逻辑电路图和逻辑符号（a）半加器逻辑电路图；（b）半加器逻辑符号

加法器7.3.12.全加器两个1位二进制数相加，若考虑来自低位的进位，称为全加，实现全加功能的电路称为全加器。全加器可以实现加数、被加数和低位来的进位信号相加，即实现两个1位二进制数及低位进位3个数的求和运算，并根据求和结果给出该位的进位信号。如图7.6所示的是全加器的逻辑符号。图7.6全加器逻辑符号

加法器7.3.1根据全加器的功能，可列出它的真值表，如表7.6所示。其中Ai和Bi分别为加数和被加数，Ci-1为相邻低位来的进位数，Si表示和数，Ci表示进位数。表7.6全加器的真值表

加法器7.3.13.集成加法器?把多个1位全加器适当加以连接，就可构成多位全加器，实现多位二进制的求和运算，将其集成在一块芯片上，就制成集成加法器。如74LS183就是双2位全加器，每个全加器都具有独立的本位和进位输出。另外还有74LS82双2位二进制全加器，74LS283及CC40084位超前进位全加器。

编码器7.3.2图7.7集成加法器74LS183的应用例7.4试用74LS183构成4位二进制加法器。解：采用两块74LS183全加器，接线如图7.7所示。将最低位加法器的CI接地，其余各位加法器的CI都与各自低位CO相连。

编码器7.3.2数字系统只能处理二进制信息，将十进制数或字符等转换成二进制代码，这个过程称为编码，完成编码这一功能的逻辑电路称为编码器。编码器分普通编码器和优先编码器两类。

编码器7.3.21.普通编码器在普通编码器中，任何时刻只允许输入一个编码信号，编码器只对唯一的一个有效信号进行编码，即其输入是一组有约束（互相排斥）的变量。因此，N位编码器可以表示2N个信息。如4位编码器可以表示24即16个信息。普通编码器分为二进制编码器和二-十进制编码器。将若干个特定含义的输入信号编为二进制代码的过程，称为二进制编码器，常见的编码器有8线-3线（有8个信号输入端，3个二进制码输出端），16线-4线等。用二进制代码来表示十进制数，称为二-十进制编码器，最常用的是8421BCD码，4位BCD编码器原理图如图7.8所示，有10个输入对象Y0~Y9，输出是4位二进制数码DCBA。表7.7是其对应的真值表，输入信号只有10种组合。

编码器7.3.2图7.84位BCD编码器框图

编码器7.3.2表7.8BCD编码器真值表输入输出8421BCDYDCBAY00000Y10001Y20010Y30011Y40100Y50101Y60110Y70111Y81000Y91001

编码器7.3.2我们通过一个实例来说明编码器的设计。例7.5假定开关S0～S9的通断状态分别表示十进制数0～9的选中情况，且每次只能选一个数字。按键接通，该数字选中。试根据题意设计一个组合逻辑电路，用8421BCD码的输出表示开关状态。解：根据题意，每次只有一个输入有效，可列出输入与输出关系对应的编码表。如表7.7所示，由编码表可得出输出函数的逻辑表达式