《微机原理及接口技术》复习(第4章 存储器体系结构).doc

第4章 存储器体系结构 存储器容量等于存储单元数乘以数据位数，其中存储单元个数与存储器芯片的地址线的条数有关，数据位数一般等于芯片数据线的条数。 若某存储器芯片的地址线有12根，数据线有8根，那么这一存储器芯片的存储单元的个数为4k，每一个存储单元可存放8位的数据。 存储器内部是通过地址译码器，将地址总线的信号译成存储体中的存储单元的选择信号。 存储器的两种扩展方法中，位扩展具有如下特点：每个存储芯片的地址线和控制线并联在一起，以保证对两个芯片及内部存储单元的同时选中；数据线分别引出连接至数据总线的不同位上，以保证通过数据总线一次可访问到8位数据。 存储器的两种扩展方法中，容量（存储单元）扩展具有如下特点：各芯片的数据线并联后接至相应的系统数据总线；各芯片的地址线并联后接至相应的系统地址总线，地址总线高位接译码器，译码器输出用作各个芯片的片选信号；读写控制信号并联后与控制总线中相应的信号连接。 内存扩展的次序一般是先进行位扩展，构成字长满足要求的内存模块，然后再用若干个这样的模块进行容量（存储单元）扩展，使总容量满足要求。 存储器芯片的片选信号与CPU未使用的高位地址线之间的连接，通常采用的三种译码方式及其特点： (1)．线选法 CPU未使用的高位地址线中的某一根直接作为各个存储器芯片的片选信号。虽然硬件电路简单，但存在严重的地址空间重叠问题。 (2)．全译码法 CPU未使用的高位地址线全部，经过译码器译码后作为各个存储器芯片的片选信号 全译码法不会产生地址重叠，但是电路比线选法复杂。 (3)．部分译码法 CPU未使用的高位地址线的一部分，经过译码器译码后作为各个存储器芯片的片选信号。效果介于线选法和全译码法之间 有4个存储器芯片，每一个的容量均为16k×8，要进行容量（存储单元）扩展，接线如图所示。其中，这4个存储芯片的数据线并联后作为数据总线D0～D7；这4个存储芯片的地址线A0～A13并联后作为地址总线的一部分；地址总线的A14、A15经过二——四译码器译码后依次作为这4个存储芯片的片选信号；此外，4个存储芯片的读写控制线分别并联后连接至CPU相应的读写控制引脚。 问： 扩展后，4片存储容量为16K×8的存储器芯片可以等效于一片总存储容量为64K×8的存储器芯片？ 请推算出图中4个存储器芯片各自的地址空间分配情况： 第一片：最低地址为0000H ，最高地址为3FFFH 第二片：最低地址为4000H ，最高地址为7FFFH 第三片：最低地址为8000H ，最高地址为BFFFH 第四片：最低地址为C000H ，最高地址为FFFFH 经过容量扩展以后，图所示的4片16K×8芯片等效于一片64K×8芯片。 闽南理工学院备课笔记 第 次课 第 3 页 杨明杰2010-09