数电第四章触发器剖析.ppt

* 触发器特点： 触发器分类： 本章重点： 触发器外部逻辑功能、触发方式。 能够存储一位二进制信息的基本单元。 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 按触发方式分：电位触发方式、主从触发方式及边沿触发方式 按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器 组合电路： 不含记忆元件 、无反馈 、输出与原来状态无关 第四章 触发器 触发器： * 4.1.1基本RS触发器 电路图与逻辑符号 基本RS触发器又称为RS锁存器(latch)，在各种触发器中，它的结构最简单，但却是各种复杂结构触发器的基本组成部分。 * ：触发器非端或0端 Q：触发器原端或1端 ：置1或置位端（低电平置１） ：置零或复位端（低电平置零，逻辑符号上用小圆圈表示） 状态转换特性表 初态 次态 功能 保持 置1 置0 避免使用 * 特征方程 * 时序图(又称波形图) ： 是以输出状态随时间变化的波形图的方式来描述触发器的逻辑功能。 0 1 时序波形图 0 1 0 1 0 0 1 1 * 或非门组成的基本RS触发器 a)逻辑图 b)逻辑符号 * 或非门构成的RS触发器时序图 4.1.2 钟控RS触发器 钟控RS触发器 a)逻辑图 b)逻辑符号 时钟控制电平触发的R-S触发器 时钟控制 — 只有CP=1时,输出端状态才能改变 电平触发— 在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态会改变。 例：画出钟控RS触发器的输出波形 。 CP R S Q Set Reset 使输出全为1 CP撤去后 状态不定 前沿触发 不变 例4-2 在图4-4中,假设同步RS触发器的初始状态为Q =0、 =1，触发信号 、 、CP的波形已知,则根据逻辑关系画出Q 和 的波形解： 同步RS触发器的空翻波形 （多次变化 ） * 4.2边沿触发器 边沿触发器是能控制在某一时刻（CP 的上升沿或下降沿）进行翻转的触发器，与同步RS触发器相比，其抗干扰能力和工作可靠性得到较大提高，现已在电子技术中得到广泛应用。 按触发器翻转所对应的CP 时刻不同，可把边沿触发器分为CP 上升沿触发和CP 下降沿触发，也称CP 正边沿触发或CP 负边沿触发。按实现的逻辑功能不同,可把边沿触发器分为边沿D触发器和边沿JK触发器。 * 一、边沿D触发器 ㈠ 电路组成 　　边沿D触发器 a) 逻辑图 b) 逻辑符号 * n n+1 n+1 特征方程： * 只在上升沿触发器状态发生改变 脉冲工作特性 对时钟脉冲的工作频率应有限制，不能超过其最高工作频率，具体使用时可参考制造厂家的产品手册。（手册P98) * 0 0 1 0 1 Q * 集成边沿D触发器 １．74HC74 74HC74内含两个上升沿D触发器，触发器的置位端、复位端和时钟输入端各自独立。 CD4013(双上升沿D触发器) * 74HC74应用电路 用一个按钮即可实现电路的接通与断开 初态为０ 导通 截止 点动按钮 * 二、边沿JK触发器 边沿JK触发器 a)上升沿触发型 b)下降沿触发型 上升沿触发 下降沿触发 直接置数端(0) 直接复位端(0) * 特征方程： * 置１ 置０ 保持 翻转 * 集成边沿JK触发器 CD4027(双上升沿ＪＫ触发器） CD4027外部引脚图 74HC112(双下降沿ＪＫ触发器） 74HC112外部引脚图 * 74HC112构成的分频电路 a)电路图 b)波形图 翻转 翻转 初态为０ 2分频 4分频 * 74HC112构成的单按钮电子转换开关 用一个按钮即可实现电路的接通与断开 翻转 导通 截止 * 第三节 集成触发器的逻辑转换 在数子电路中，常用的触发器除JK触发器、D触发器之外，还有T、Tˊ触发器。 T触发器是一种受控计数型触发器，当受控输入信号T =1时，时钟脉冲到来触发器就翻转；当T =0时，触发器处于保持状态。 1 1 T触发器 a)逻辑图 b)时序图