实验：基于原理图的十进制计数器.doc

FPGA实验报告 实验名称：基于原理图的十进制计数器设计 姓 名： 班 级： 电子1002班 指导老师： 时 间： 2013年3月13日 一、实验目的 1、熟悉掌握ISE Foudation 软件的使用； 2、掌握基于原理图进行FPGA设计开发的全流程； 3、理解和掌握“自底向上”的层次设计方法； 4、温习数字电路设计的基础知识。 二、实验原理 一个具有数显输出的十进制计数器设计框图 图2.1 原理框图 1. 七段数码管译码器的设计 七段数码管属于数码管的一种，是由7段二极管组成。 按发光二极管单元衔接方式分为共阳极数码管和共阴极数码管。本实验使用共阴数码管。将一切发光二极管的阴极接到一同构成公共阴极(COM)的数码管。共阴数码管在应用时应将公共极COM接到地线GND上，当某一字段发光二极管的阳极为高电平相应字段就点亮，当某一字段的阳极为低电平相应字段就不亮。显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。 表2-1 七段字符显示真值表 采用“最小项译码器+逻辑门”的方案，最小项译码器输出能产生输入变量的所有最小项，而任何一个组合逻辑函数都可以变换为最小项之和的标准形式，故采用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。 2. 十进制计数器的设计 调用ISE软件自带的“Counter”库中的十进制计数器CD4CE。 CD4CE是一个同步十进制器，输入有异步清零控制端CLR、工作使能控制端CE和时钟输入端C，输出有BCD码计数值输出端Q3~Q0，进位输出端TC和输出状态标志位CEO。 3. 基于原理图的自底向上的设计流程 本实验采用了自底向上的设计流程。自底向上设计是一种设计程序的过程和方法，是在设计具有层次结构的大型程序时，先设计一些较下层的程序，即去解决问题的各个不同的小部分，然后把这些部分组合成为完整的程序。 自底向上设计是从底层（具体部件）开始的，实际中无论是取用已有模块还是自行设计电路，其设计成本和开发周期都优于自顶向下法；但由于设计是从最底层开始的，所以难以保证总体设计的最佳性，例如电路结构不优化、能够共用的器件没有共用。 三、实验设备及软件工具 1、硬件设备 （1）计算机； （2）Digilent Spartan 3E-Starter开发板； （3）USB连接线（接头1扁1方）； （4）开发板适配电源； （5）自制七段数显电路模块。 2、软件工具 ISE Foundation 10.1软件 四、实验内容及步骤 1、新建一个工程，为工程命名、指定存储路径和目标芯片等。并为每个工程都创建一个文件夹，集中在一个文件夹进行管理。工程名、路径名中不要使用中文。 2、为工程新建一个原理图文件，可命名为shuma。采用“最小项译码器+逻辑门”的方案，调用ISE自带的元件符号，根据表2—1，绘制好数码管A段LED的驱动逻辑电路,如图4.1所示。并生成原理图模块符号,如图4.2所示，以便后面调用。同理可绘制出剩余各段输出的逻辑图。 图4.1 将以上绘制好的电路图生成对应的原理图模块，如图4.2所示。 图4.2 调用上面的模块，绘制一个新的原理图，如图4.3所示。 图4.3 将上原理图绘制成对应的原理图模块，以便以后调用，如图4.4所示。 图4.4 3、在资源管理区将“Sources for”设置为“Behavioral Simulation”，然后在任意位置单击鼠标右键，在弹出的菜单中选择“New Source”命令，然后选中“Test Bench WaveForm”类型，输入文件名为“test”，点击Next进入下一页。这时，工程中所有设计模块的名称都会显示出来，可按需要选择要进行测试的模块。由于此时工程内还只有一个模块shuma，所以只列出了shuma。选中它点击“Next”后进入下一页，直接点击“Finish”按键。 图4.5 4、HDL Bencher工具自动启动，等待用户输入所需的时序要求。将Initial Length of Test Bench数值调整到2000。 图4.6 5、在资源管理区中选中test，在资源操作区中双击“Xilinx ISE Simulator”下的“Simulate Behavioral Model”，启动ISE Simulator执行仿真。查看仿真结果，如图4.7所示，分析模块功能是否正确。 图4.7 6、调用CD4CE计数器符号和shuma模块符号，绘制计数器顶层原理图,如图4.8所示。 图4.8 7、为计数器顶层原理图编辑测试激励文件，执行功能仿真