数字电路第五版 康华光 ch03-1.ppt

* 3 逻辑门电路 3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 教学基本要求： 1.了解半导体器件的开关特性; 2.熟练掌握各种逻辑门电路、三态门、OD门（OC门）和传输门的逻辑功能; 3.学会门电路逻辑功能分析方法; 4.掌握逻辑门的主要参数及在应用中的接口问题。 3. 逻辑门电路 1 .逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2.逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门电路 分立门电路 集成门电路 NMOS门 一、数字集成电路简介 3.1 MOS逻辑门电路 1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低 74系列 74LS系列 74AS系列 74ALS 2.TTL 集成电路: 广泛应用于中大规模集成电路 一、数字集成电路简介 二、逻辑门电路的一般特性 1. 输入和输出的高、低电平 输出高电平的下限值 VOH(min) 输入低电平的上限值 VIL(max) 输入高电平的下限值 VIL(min) 输出低电平的上限值 VOH(max) v O v I 驱动门 G 1 负载门 G 2 1 1 输出 高电平 + V DD V OH ( min ) V OL ( max ) 0 G 1 门 v O 范围 v O 输出 低电平 输入 高电平 V IH ( min ) V IL ( max ) + V DD 0 G 2 门 v I 范围 输入 低电平 v I 保证输出低电平时，允许输入高电平的最大噪声值。 VNH ：输入高电平噪声容限 保证输出高电平时，允许输入 低电平的最大噪声值。 VNL：输入低电平噪声容限 2. 噪声容限 VNH =VOH(min)－VIH(min) VNL =VIL(max)－VOL(max) 在保证输出电平不变的条件下，输入电平允许波动的范围。 噪声容限反映了门电路的抗干扰能力。 0.9 2.1 8 7 tPLH或tPHL(ns) 74AUC VDD=1.8V 74LVC VDD=3.3V 74HCT VDD=5V 74HC VDD=5V 类型 参数 3.传输延迟时间 传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。 CMOS电路传输延迟时间 t PHL 输出 50% 90% 50% 10% t PLH t f t r 输入 50% 50% 10% 90% 4. 功耗 5. 延时?功耗积：是速度和功耗的综合指标，用符号DP表示。 扇入数：取决于逻辑门的输入端的个数。 6. 扇入与扇出数 静态功耗：当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。 动态功耗：电路在输出状态转换时的功耗。 TTL门电路的静态功耗是主要的。 CMOS电路的静态功耗非常低，但有动态功耗。 扇出数：在正常工作情况下，所能带同类门电路的最大数目。 ⑴带拉电流负载 负载门↑→IOH↑→VOH↓ 高电平扇出数NOH : 但VOH不得低于输出高电平的下限值，这就限制了负载门的个数。 ⑵带灌电流负载 当输出为低电平，并且保证不超过输出低电平的上限值。 负载门↑→IOL↑→VOL↑ VNH/V VNL/V 5 1.5 1.0 8 ×10－3 1×10－3 8 ＋5 高速CMOS 15 9.0 6.5 180 ×10－3 15×10－3 12 ＋15 VDD=15V 5 3.4 2.2 225 ×10－3 5×10－3 45 ＋5 VDD=5V CMOS 0.8 0.130 0.135 30 40 0.75 －4.5 CE100K系列 0.8 0.125 0.155 50 25 2 －5.2 CE10K系列 ECL 13 7.5 7 2550 30 85 ＋15 HTL 3.5 0.5 0.4 1