数字电路(常见时序逻辑电路计数器)分析.ppt

思考： 对于 M = N1×N2的情况，若M的分解方法不唯一， 例如：M=36时， N1=N2=6？ N1=9，N2=4？ N1=4，N2=9？ …… 习题 6.3, 6.4 6.12, 6.13, 6.14 6.16, 6.19, 6.21 6.22, 6.27 西安交通大学生命科学与技术学院 * 各位老师，同学，大家好！ 我的硕士论文的题目是：在体软组织生物力学参数采集系统。我将从五个方面来介绍我的项目。 （翻页） 数字逻辑 又名：数字电子技术、数字电路 Digital-Electronics 第六章 时序逻辑电路 本章主要内容 6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 6.5 时序逻辑电路中的竞争-冒险现象 寄存器 计数器 同步计数器（十六进制、十进制） 任意进制计数器的构成方法 移位寄存器型计数器 §6.3 若干常用的时序逻辑电路 回顾：同步十进制计数器74160 CLK:时钟信号 Q0-Q3: 计数状态 C:进位输出信号 D0-D3: 预置数输入端 LD:预置数控制端 RD:异步复位端 EP/ET:工作状态控制端 CLK RD LD EP ET 工作状态 × 0 × × × 置0（异步） ? 1 0 × × 预置数（同步） × 1 1 0 1 保持（包括C） × 1 1 × 0 保持（C=0） ? 1 1 1 1 计数 回顾：同步十进制计数器74160 三、任意进制计数器的构成方法 目前常见的计数器芯片有十进制、十六进制、七进制等。 需要其他任意M进制的计数器时，只能用已有的N进制芯片，经过外电路的连接实现。 分两种情况进行说明： N M N M 例：十进制 ? 六进制 构造思路：在N 进制计数器的顺序计数过程中，设法跳过N－M个状态。 具体方法： 置零法（复位法） 置数法（置位法） 1. N M的情况 (1)置零法 1. N M的情况 适用于有置零端的计数器. 如:具有异步复位端的同步十进制加法计数器74160，十六进制计数器74161 工作原理： 设原有计数器状态从S0?SN-1. 当电路进入SM后,将SM状态译码,产生一个置零信号加到计数器的异步置零端. 由于是异步置零，因此，SM 状态不稳定。 CLK RD LD EP ET 工作状态 × 0 × × × 置0（异步） ? 1 0 × × 预置数(同步) × 1 1 0 1 保持（包括C） × 1 1 × 0 保持（C=0） ? 1 1 1 1 计数 例：采用置零法将74160接成六进制计数器 解：74160的状态转换表以及功能表如下图: 电路一旦进入Q3Q2Q1Q0=0110后,设法产生一个置零信号加到计数器的异步置零端. R‘D=(Q’3Q2Q1Q‘0 )’ 在0000-0110七个状态中，只有 0110满足Q2Q1 =11 ，因此：R‘D=(Q2Q1 ) R‘D=(Q’3Q2Q1Q‘0 ) R‘D=(Q2Q1 ) 电 路 (1) 电 路 (2) 说明：1、电路的EP=ET=LD‘=12、输入D0-D3悬空即可；3、电路状态没有1001，因此进位输出始终C=0。 说明：1、由于异步置零，因此状态0110会在电路状态中瞬间出现，  不是稳定状态。2、置零信号R‘D随计数器被置为0而立即消失；复位脉冲过 窄。如果4个触发器复位速度不同，R’D=0已经消失，导致 电路误操作。 电路(1) 对应的状态图 74160的状态图 克服了复位脉 冲过窄的缺点! 与非门G2与G3组成SR 锁存器，当第6个CLK?到时,电路进入 0110状态,与非门G1输出低电平,S‘R’=01,将SR锁存器置1。 低电平Q 立即将计数器置零。 S R 此时, G1输出的低电平消失, S‘R’=11,锁存器状态保持(Q=0).  直到CLK=0以后, S‘R’=10, 锁存器状态被置为0，Q=1. 将锁存器Q端作为进位输出,其宽度与CLK高电平宽度相同。 改进电路： (2)置数法 1. N M的情况 适用于有预置数端的计数器. 如:具有同步预置数十进制计数器74160，十六进制计数器74161. 工作原理： 通过给计数器重复置入某个数值的方法跳越N -M个状态； 预置数D0-D3=0000.当电路进入SM-1后,将SM-1译码,产生一个低电平信号加到计数器的预置位端LD‘，待下一个时钟信号到来时，才将置入的预置数0000置入计数器中。稳定状态中包含SM-1。 (2)置数法