《数字电路》课件 4 4 组合逻辑电路分析1.ppt

用两片74LS85组成16位数值比较器（串联扩展方式）。 高位片 输出 低位片 B3A3~B0A0 B7A7~B4A4 B11A11~B8A8 B15A15~B12A12 采用串联扩展方式数值比较器 用74HC85组成16位数值比较器的并联扩展方式。 B3A3~B0A0 B7A7~B4A4 B11A11~B8A8 B15A15~B12A12 输出 4.4.5 算术运算电路 @在两个1位二进制数相加时，不考虑低位来的进位的相加 ---半加 @在两个二进制数相加时，考虑低位进位的相加 ---全加 加法器分为半加器和全加器两种。 半加器 全加器 1、半加器和全加器 两个4 位二进制数相加: （1） 1位半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 B A B A S + = 如用与非门实现最少要几个门? C = AB 逻辑图 （2） 全加器（Full Adder） 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C S C B A 你能用74151\74138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同? 于是可得全加器的逻辑表达式为 加法器的应用 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C S C B A ABC有奇数个1时S为1； ABC有偶数个1和全为0时 S为0。 -----用全加器组成三位二进制代码 奇偶校验器 用全加器组成八位二进制代码 奇偶校验器，电路应如何连接？ （1）串行进位加法器 如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。 2、多位数加法器 0 定义两个中间变量Gi和Pi ： Gi= AiBi （2）超前进位加法器 提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。 定义第i 位的进位信号（Ci ）： Ci= Gi＋Pi Ci-1 例 用一片74HC138实现函数 解: 首先将函数式变换为最小项之和的形式 在译码器的输出端加一个与非门，即可实现给定的组合 逻辑函数. 数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。 数据分配器示意图 （4）用译码器实现数据分配器 0 1 0 当ABC = 010 时，Y2=D C B A 例 用74HC138组成数据分配器 地 址 输 入 输 入 输 出 E3 E2 E1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 L L X X X X H H H H H H H H H L D L L L D H H H H H H H H L D L L H H D H H H H H H H L D L H L H H D H H H H H H L D L H H H H H D H H H H H L D H L L H H H H D H H H H L D H L H H H H H H D H H H L D H H L H H H H H H D H H L D H H H H H H H H H H D 74HC138译码器作为数据分配器时的功能表 2. 集成二–十进制译码器 － 74X42 功能：将8421BCD码译成为10个状态输出。 功能表 L H H H H H H H H H H L L H 9 H L H H H H H H H H L L L H 8 H H L H H H H H H H H H H L 7 H H H L H H H H H H L