数字电子–计数器.ppt

作 业 P114 习题五 5.4 5.5 5.6 5.7 5.8 * * 第 五 章 计 数 器 引入: 电路中由两个与非门构成单脉冲发生器，计数器74LS161对其产生的脉冲进行计数，计数结果送入字符译码器并驱动数码管，使之显示单脉冲发生器产生的脉冲个数。 脉冲发生器 计数器 显示 0 1 0 1 0 1 0 1 0 CP Q1 Q2 Q Q0 0 0 0 0 1 0 1 0 0 1 0 1 1 1 1 1 图5.2（b） 计数器各触发器的翻转不受同一个CP 脉冲控制。 ——异步计数器 计数器各触发器的翻转受同一个CP 脉冲控制。 ——同步计数器 Q0 Q1 Q2 1. 计数器的基本原理 5.1 计数器及其表示方法 2.分类 ▲ 根据计数脉冲的输入方式不同可把计数器分为 同步计数器和异步计数器。 ▲ 根据计数进制不同又可分为 二进制、十进制和任意进制计数器。 ▲ 根据计数过程中计数的增减不同又分为 加法计数、减法和可逆计数器。 3. 二进制计数器 若n=1，2，3…，则N=2，4，8…，相应的计数器称为模2计数器，模4计数器和模8计数器。 计数器的位数n：即由多少个触发器组成。（n） 计数器的模（计数容量）：最大所能计数的值 N=2n 三位二进制计数器 同步二进制计数器——74LS161集成计数器 （2）74LS161功能表 0 0 0 0 d0 d1 d2 d3 计 数 保 持 保 持 0 × × × × × × × × 1 0 × × ↑ d0 d1 d2 d3 1 1 1 1 ↑ × × × × 1 1 0 × × × × × × 1 1 × 0 × × × × × Q0 Q1 Q2 Q3 ET EP CP D0 D1 D2 D3 输 出 输 入 （1）各引脚功能符号的意义： D0~D3：并行数据预置输入端 Q0~Q3：数据输出端 ET、EP：计数控制端 CP：时钟脉冲输入端（↑） C：进位端 ：异步清除控制端（低电平有效） ：置数控制端（低电平有效） 74LS161状态图 注 释 74LS161是典型的4位二进制同步加法计数器，异步清除。同于74161。 请问它的模是几？ ◆ 、 、ET和EP均为高电平时，计数器处于计数状态，每输入一个 CP 脉冲，进行一次加法计数。 （3）74LS161的功能与特点 ◆ ：异步置“0”功能。 波形图 0 0 0 0 1 0 1 0 ◆ ET和EP是计数器控制端，其中一个为低电平，计数器保持原态。两者均为高电平，计数器才处于计数状态。 ◆ ：同步并行置数控制端（低电平有效）， =0，且 =1 时，D0~D3上数据 被输出到Q0~Q3。 ◆ 、 、ET和EP均为高电平时，计数器处于计数状态，每输入一个 CP 脉冲，进行一次加法计数。 异步二进制计数器——74LS93集成计数器 74LS93是异步4位二进制加法计数器。 图5.6（b） 二进制计数器：CP0作同步脉冲，FF0构成一个二进制计数器; 八进制计数器：CP1作同步脉冲，FF1、FF2、FF3构成模 8 计数器; 十六进制计数器： CP1端与Q0端在外部相连， 构成模16计数器。 74LS93又称为二—八—十六进制计数器。 RD1、RD2为清零端，高电平有效。 4. 十进制计数器 同步十进制计数器——74LS192集成计数器 ▲ 逻辑符号 d0 d1 d2 d3 加 计 数 减 计 数 保 持 0 0 0