文档详情

第二章 微处理器和系统结构(wq).ppt

发布:2017-06-01约1.59万字共77页下载文档
文本预览下载声明
双向数据收发器8286内部结构 A 0 B 0 8286 OE T A 1 A 2 A 3 A 5 A 4 A 6 A 7 B 1 B 2 B 3 B 5 B 4 B 6 B 7 OE T 传送方向 0 1 Ai→Bi 0 0 Bi→Ai 1 1 高阻状态 1 0 高阻状态 功能表 双向数据收发器8286引脚信号 B 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 OE GND B 1 B 2 B 3 B 4 B 5 B 6 B 7 T V CC A 0 8286 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 双向数据总线收发器 两方面的功能 ⑴、三态输出直接驱动总线 ⑵、具有数据收和发两个方向的传输、隔离控制功能。 常用芯片:Intel8286,Intel8287和74LS245 8286输入输出同相 8287输入输出反相 74LS245的功能与8286相同 最小模式总线连接 8086最小工作模式下控制核心单元的组成 地 +5V 读写控制 读写控制 读写控制 CSH 奇地址存储体 8284 时钟 发生器 RESET READY CB D7 ~ D0 D15 ~ D8 DB CSL 偶地址存储体 CS I/O 接口 AB A0 A1 ~ A19 BHE STB OE 8282 锁存器 8086CPU MN/MX INTA RD CLK WR READY M/IO RESET ALE BHE A19-A16 AD15-AD0 DEN DT/R T OE 8286 收发器 D15 ~ D0 8086最大工作模式下控制核心单元的组成 地 地 读写控制 读写控制 读写控制 CS I/O 接口 STB OE 8282 锁存器 T OE 8286 T OE 8286 收发器 8284 时钟 发生器 RESET READY A1 ~ A19 A0 BHE AB D7 ~ D0 D15 ~ D8 DB CB D15 ~ D0 CSH 奇地址存储体 CSL 偶地址存储体 8288 S0 INTA S1 MRDC S2 MWTC DEN IORC DT/R IOWC ALE 8086CPU S0 S1 S2 MN/MX CLK READY RESET BHE A19-A16 AD15-AD0 2.4 存储器组织 8086有20条地址线,寻址能力为1MB 字节地址:能存储一个字节的存储单元的地址 字地址:占用两个相邻字节单元的地址数值较小的单元地址(低字节地址) 字符串地址:存放在最低地址单元的第一个字节地址 字的存储:低字节在较低地址单元,高字节在较高的相邻地址单元 指针的存储:偏移地址在低地址字单元,段地址在较高地址单元 内存单元既可以存放数据,也可以存放地址指针(包括偏移地址和段地址),此时地址也可以看成是数据 2.4.1 信息存放方式示意图 地址 内容 19H 0CH 1AH 1FH 1BH 01H 1CH 23H 1DH 74H 1EH ABH 1FH 41H 20H 42H 21H 43H 22H 44H 23H 45H 地址为1AH的字节数据1FH 1AH 1FH 地址为1BH的非规则字数据2301H 1BH 01H 1CH 23H 地址为1EH的规则字数据41ABH 1EH ABH 1FH 41H 首地址为1FH的字符串“ABCDE” 21H 43H 23H 45H 20H 42H 22H 44H 1FH 41H 地址为1AH的双字数据7423011FH; 如解释为指针数据,则段基址为7423H,偏移量为011FH 1AH 1FH 1BH 01H 1CH 23H 1DH 74H 8086奇偶存储器和总线连接 a)存储器地址空间分配 D7 ~D0 D15 ~D8 A0 A19 ~A1 DB AB b)存储体与总线的连接 地址 内容 内容 地址 00000H 00001H 00002H 00003H FFFFEH 偶地址存储体 512K*8 bit A0=0 奇地址存储体 512K*8 bit BHE=0 FFFFFH BHE D7 ~D0 奇地址存储体 SEL A18 ~ A0 D7 ~D0 偶地址存储体 SEL A18 ~
显示全部
相似文档