16第五章时序逻辑电路基础5.2.ppt

Your Text 时序逻辑电路分析的一般步骤： (1) 由逻辑图写各触发器的驱动方程和输出方程； (2) 将驱动方程代入特性方程，得电路状态方程； (3) 由状态方程和输出方程，列状态转换表； (4) 由状态转换表画出状态转换图； (5) 根据状态表和状态图总结规律，得电路功能; (6) 由状态转换表或状态转换图画时序图。 回顾 第 5章 时序逻辑电路 5.1 时序逻辑电路的分析 5.2 同步时序逻辑电路的设计 5.3 时序逻辑电路的VHDL描述 1. 逻辑抽象，建立原始状态转换表(或状态转换图） 2. 状态化简 同步时序电路设计的一般步骤： 5.2 同步时序逻辑电路的设计 明确状态之间的转换关系 明确各状态在不同输入下的输出 确定输入变量、输出变量和电路状态数 合并原始状态表中的等价状态，得到最简状态表。 同步时序电路设计的一般步骤： 5.2 同步时序逻辑电路的设计 3. 状态分配（状态编码） 将最简状态表中的每个状态分配一个二进制编码。 二进制的位数即为所需触发器的个数。 若状态数为M，则与所需二进制的位数n之间满足： 4. 选择触发器，求状态方程、驱动方程和输出方程 5. 画逻辑图，并检查能否自启动 【例5.2.1】 设计一个“111”序列检测器，要求：连续 输入3个或3个以上的1时输出为1，否则输出为0。 解：(1) 逻辑抽象，画原始状态图和状态表 5.2 同步时序逻辑电路的设计 画原始状态图方法： ①确定电路有无输入(Mealy型或Moore型)； ②根据逻辑要求确定输入变量和输出变量； 设：输入串行序列为X ； 检测结果为Y； 【例5.2.1】 设计一个“111”序列检测器，要求：连续 输入3个或3个以上的1时输出为1，否则输出为0。 解：(1) 逻辑抽象，画原始状态图和状态表 5.2 同步时序逻辑电路的设计 ③确定电路的输出状态，以S0开始，逐步扩充新状态，将所有可能的状态都列出来。 设：S0：初始状态，未检测到一个有效的1 S1：检测到一个“1” S2：连续检测到两个“1” S3：连续检测到三个或三个以上“1” 设：输入串行序列为X ；检测结果为Y；状态为S S0：初始状态，未检测到一个有效的1 ； S1：检测到一个“1” ； S2：连续检测到两个“1”； S3：连续检测到三个或三个以上“1” 原始状态转换图 解：(1) 逻辑抽象，画原始状态图和状态表 ④分析在每一个状态下每一个可能的输入组合作用下状态的转换和输出，不要有遗漏。 画出原始状态图。 原始状态转换表 (1) 逻辑抽象，得状态转换图和状态转换表 (2) 状态化简—— 合并原始状态表中的等价状态 等价状态的判别 等价状态具有传递性。 (S1,S2), (S2,S3)? (S1,S3) 两个状态Si、Sj，在相同输入下的输出相同，且满足下列条件之一，则等价，记（ Si，Sj）。 次态相同； 次态等于现态或交错等于现态； 次态循环。 相互等价的状态集合 等价类 等价类 最简状态转换表 (2) 状态化简—— 合并原始状态表中的等价状态 原始状态转换表 S2 和 S3 等价 次态 相同； 两个状态在相同输入下的输出相同，且或者次态相同，或者次态等于现态或交错等于现态，或者次态循环。 (3) 状态分配 如何给各个状态分配二进制代码？ 方法：相邻分配， 即为两个状态指定的二进制代码只有一位不同。 规则： 输入相同且次态相同的现态应分配相邻编码； 同一次态的现态应分配相邻编码； 输入不同但输出相同的现态应分配相邻编码。 目的：通过指派代码使各状态在卡诺图中合理分布， 获得尽可能大的卡诺圈合并，以简化激励函数 与输出函数。 因 22-1＜M = 3 ＜ 22， 故 n = 2，每个状态需 用两位二进制表示。 于是：令 S0 = 00， (3) 状态分配（编码） 最简状态转换表 状态分配后的状态转换表 输入相同且次态相同的现态； 同一次态的现态； 输入不同但输出相同的现态。 S1 = 01， S2 = 11 (4) 选触发器，求状态、输出和驱动方程 由卡诺图化简得： (4) 选触发器，求状态、输出和驱动方程 若选用JK触发器，则与其特性方程对比得： 问题：如果选用D触发器 实现呢？ (5) 画逻辑电路，检查自启动能力 问题：如果选取得状态编码是S0 = 00