数字电子技术 第五章 时序逻辑电路课件.ppt

第5章 时序逻辑电路 时序逻辑电路是一种重要的数字逻辑电路，其特点是电路任何一个时刻的输出状态不仅取决于当时的输入信号，而且与电路的原状态有关，具有记忆功能。 构成组合逻辑电路的基本单元是逻辑门，而构成时序逻辑电路的基本单元是触发器。 时序逻辑电路在实际中的应用很广泛，数字钟、交通灯、计算机、电梯的控制盘、门铃和防盗报警系统中都能见到。本章主要介绍典型的时序逻辑部件：集成计数器的识别与应用，集成寄存器的识别与应用；时序逻辑电路的分析和设计。 第5章 时序逻辑电路 本章要点 计数器及应用 寄存器及应用 时序逻辑电路的分析与设计 5.1 计数器及应用 计数器在计算机及各种数字仪表中应用广泛，具有记忆输 入脉冲个数的功能，还可以实现分频、定时等。 5.1.1 任务描述 (1)按图5.1所示连接电路，检查无误后接通电源。 (2)闭合开关S，观察发光二极管的发光情况，记录观察到的结果；输入时钟脉冲，再观察发光二极管的发光情况; (3)断开开关S，输入时钟脉冲，观察发光二极管的发光情况；连续输入时钟脉冲，观察发光二极管的发光情况，依次将观察到的结果记录于表5.1。 5.1.2 计数器的基本功能与分类 1. 计数器的基本功能 如果将演示过程中的开关S闭合看作是“0”、断开看作 是“1”，用替换S；将发光二极管“亮”看作是“1”、“亮” 看作是“0”，用Qn替换对应的发光二极管；则表5.1可 转换为计数器状态转换表，如表5.2所示。 由表5.2可知，当时钟脉冲（CP1）作为计数脉冲输入时，计数器输出的状态与输入的计数脉冲个数对应的二进制数一致。因此，由计数器的输出状态可判断出输入了多少个计数脉冲，即计数器可以实现计数功能。 2. 计数器分类 根据触发器的触发方式可分为 计数器 根据进位规则不同可分为 同步计数器的特点是构成计数器的所有触发器共用同一个时钟脉冲，触发器的状态同时更新，计数速度快；而异步计数的特点是构成计数器的触发器不共用同一个时钟脉冲，所有触发器更新状态的时刻不一致，计数速度相对较慢。 在实际应用中，计数器是以集成电路形式存在的，主要有集成二进制计数器、集成十进制计数器两大类，其他进制计数器可由它们通过外电路设计来实现。在每一大类计数器中，又以同步与异步、加计数与可逆计数来细分。 5.1.3 二进制计数器及应用 遵循二进制计数规则计数的计数器称为二进制计数器。通常，由4位触发器构成的集成二进制计数器，通过引脚选择可组成二-八-十六进制计数器。在外电路控制下，二进制计数器可实现十进制计数。如果将两个集成二进制计数器级联，还可以实现24进制计数、60进制计数等。 1. 集成异步二进制计数器 图5.1所示演示电路中所用的74LS197是一个集成异步二进制加计数器，其引脚排列和逻辑符号如图5.3（a）、（b）所示。 74LS197可以实现二-八-十六进制计数，其功能表如表5.3所示。 由表5.3可知，74LS197具有如下功能。 ① 当13脚 接低电平“0”时，计数器被清零，低电平电压最大值为0.8V。正常使用时，13脚 应接高电平“1”，高电平电压最小值为2V。 ② 当1脚CT/ 接低电平“0”时，计数器置数，将11、3、10、4脚D3～D0端等待输入的数据置入计数器。计数器置入数据后，将以置入的数据为起点，开始计数。正常计数时，1脚CT/ 应接高电平“1”。 ③ 当8脚CP0接输入的计数脉冲（CP）、6脚CP1接5脚Q0输出时，在CP的下降沿，计数器进行十六进制计数。 ④ 只有6脚CP1接输入的计数脉冲（CP）时，在CP的下降沿，计数器进行八进制计数。 ⑤ 只有8脚CP0接输入的计数脉冲（CP）时，在CP的下降沿，计数器进行二进制计数。 2. 集成同步二进制计数器 常用的集成同步二进制加计数器有74LS161、74LS163等。74LS161的实物图、引脚排列和逻辑符号如图5.4所示。 74LS161的16个引脚中：1脚 为异步清零端，9脚 是置数控制端，7脚CTP、10脚CTT是计数器的工作状态控制端； 2脚CP是计数脉冲输入端，接计数器内部所有触发器的时钟脉冲输入端，实现触发器状态同步转换； 3～6脚D0～D3是并行输入数据端，11～14脚Q3～Q0是计数器输出端；15脚CO是进位信号输出端，16脚为供电电源端，8脚为接地端。 74LS161的功能表如表5.4所示。 由表5